SOC FPGA论坛首页-ChipDebug

SOC FPGA论坛首页-ChipDebug

等级-LV2-ChipDebug

2年前更新9389次阅读

精LATTICE的FPGA开发软件diamond的安装及LICENSE授权教程

该帖子部分内容已隐藏

Lattice-莱迪斯

7

等级-LV3-ChipDebug

1个月前更新4846次阅读

PotatoPie 4.0开发板教程目录（2024/06/08）

开发板购买链接直达https://item.taobao.com/item.htm?ft=t&id=776516984361手机扫码Verilog HDL语法教程FPGA开发语言的基础...

PotatoPie 4.0开发板教程目录（2024/06/08）-ChipDebug

PotatoPie 4.0开发板教程目录（2024/06/08）-ChipDebug

4

等级-LV2-ChipDebug

1年前更新4608次阅读

全网最全的quartus破解器收集含专业版

该帖子部分内容已隐藏

7

等级-LV3-ChipDebug

1年前更新4099次阅读

精Ubuntu 18.04/16.04 安装破解 VCS 2016/2018 和 Verdi 2016/2018，以及和vivado联合仿真

该帖子部分内容已隐藏

评分

等级-LV3-ChipDebug

2年前更新3747次阅读

精MCU模拟JTAG接口对LATTICE CPLD进行在线编程加载

作者：Rock.Ding（莱迪思半导体公司）关键字：MCU, JTAG, 在线编程, CPLD。前言CPLD(Complex Programmable Logic Device)复杂可...

MCU模拟JTAG接口对LATTICE CPLD进行在线编程加载-ChipDebug

MCU模拟JTAG接口对LATTICE CPLD进行在线编程加载-ChipDebug

Lattice-莱迪斯

6

等级-LV3-ChipDebug

2年前更新3271次阅读

精为什么verilog 仿真输出都是红线

经常有学习Verilog的新人问我：为什么我仿真的时候发现所有的模块输出都是红线？一开始我都还是不厌其烦地帮助大家一点点分析代码，因为红线在仿真器中代表不确定态，而不确定态的成因是多种多样的。但是看过了无数新人案例后我发现，其实新人出现这种问题的...

6

等级-LV3-ChipDebug

1个月前更新3012次阅读

安路FPGA开发板核心板 Potato Pie V2.1 软件及资料更新帖（2023/10/15）

开发板介绍安路开发板核心板PotatoPie V2.0来了，专为创客和学生设计！购买链接： https://item.taobao.com/item.htm?spm=a230r....

安路FPGA开发板核心板 Potato Pie V2.1 软件及资料更新帖（2023/10/15）-ChipDebug

安路FPGA开发板核心板 Potato Pie V2.1 软件及资料更新帖（2023/10/15）-ChipDebug

安路FPGA开发板核心板 Potato Pie V2.1 软件及资料更新帖（2023/10/15）-ChipDebug

+8

安路FPGA开发板核心板 Potato Pie V2.1 软件及资料更新帖（2023/10/15）-ChipDebug

等级-LV1-ChipDebug

这个串口实验对时序要求比较高，我首先测了一下内部晶振，改了一下频率参量，终于成功了

13

等级-LV2-ChipDebug

2年前更新2877次阅读

精FPGA通过MII RGMII接口进行UDP以太网数据通信的教程分享

FPGA RGMII GMII MII接口以太网通讯之以太网简介以太网是一种产生较早，使用相当广泛的局域网。其最初是由Xerox（施乐）公司创建...

FPGA通过MII RGMII接口进行UDP以太网数据通信的教程分享-ChipDebug

FPGA通过MII RGMII接口进行UDP以太网数据通信的教程分享-ChipDebug

FPGA通过MII RGMII接口进行UDP以太网数据通信的教程分享-ChipDebug

+19

FPGA通过MII RGMII接口进行UDP以太网数据通信的教程分享-ChipDebug

2

等级-LV2-ChipDebug

7年前发布2499次阅读

精怎样在线申请LATTICE FPGA 软件的LICENSE？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

2年前更新2354次阅读

如何将QuartusII桌面中的窗口重置为默认设置？

在Quartus®II软件包括一个功能通过删除您对桌面进行的所有更改，以恢复整个桌面的默认设置。如果您通过将可移动窗口移动到可视屏幕区域之外而意外丢失了可停靠窗口，则可以使用此选项。要删除对可停靠窗口所做的所有更改并将默认设置恢复到桌面的其余部分，...

评分

等级-LV2-ChipDebug

2年前更新2350次阅读

精【分享转发】Modelsim常见问题合集,常见Modelsim仿真相关问题收录

【工具教程】ModelSim Altera软件非免费版本的破解方法首先，在软件安装的时候，请选择安装非免费版本的软件，选择modelsim-alte...

【分享转发】Modelsim常见问题合集,常见Modelsim仿真相关问题收录-ChipDebug

【分享转发】Modelsim常见问题合集,常见Modelsim仿真相关问题收录-ChipDebug

【分享转发】Modelsim常见问题合集,常见Modelsim仿真相关问题收录-ChipDebug

【分享转发】Modelsim常见问题合集,常见Modelsim仿真相关问题收录-ChipDebug

评分

等级-LV1-ChipDebug

2年前更新2292次阅读

XILINX FPGA软核MicroBlaze开发资料汇总分享

MicroBlaze所述的MicroBlaze是一个软微处理器核心设计用于赛灵思现场可编程门阵列（FPGA）。作为软核处理器，MicroBlaze完全在X...

XILINX FPGA软核MicroBlaze开发资料汇总分享-ChipDebug

XILINX FPGA软核MicroBlaze开发资料汇总分享-ChipDebug

XILINX FPGA软核MicroBlaze开发资料汇总分享-ChipDebug

+68

XILINX FPGA软核MicroBlaze开发资料汇总分享-ChipDebug

评分

等级-LV2-ChipDebug

2年前更新2181次阅读

MTBF，FIT和PPM转换

描述 FIT和MTBF通常用于表示SEU的故障率。 PPM也可以使用。他们之间有什么转换？解FIT和MTBF 1 FIT = 1失败/ 10 ^ 9器件小时（114，155年）。平均故障间隔时间（MTBF）表示器件在不失败的情况下运行的平均时间。例如，FIT（1489 FIT）和MTBF（？）之间的转...

评分

等级-LV1-ChipDebug

5年前发布2082次阅读

XILINX FPGA供电电压详解（FPGA初学者系列1）

Artix7 FPGA的供电电压大致可以分为三个大的种类： FPGA逻辑电压、GTP高速串行收发器电压和XADC电压。FPGA逻辑电压包括内核电压...

XILINX FPGA供电电压详解（FPGA初学者系列1）-ChipDebug

XILINX FPGA供电电压详解（FPGA初学者系列1）-ChipDebug

XILINX FPGA供电电压详解（FPGA初学者系列1）-ChipDebug

+2

XILINX FPGA供电电压详解（FPGA初学者系列1）-ChipDebug

评分

等级-LV3-ChipDebug

6个月前更新2066次阅读

精详解FPGA实现8b10b编码原理（含VHDL及verilog源码）

该帖子部分内容已隐藏

1

等级-LV1-ChipDebug

1年前更新1802次阅读

Synopsys2020及以上版本安装方法

该帖子部分内容已隐藏

7

等级-LV3-ChipDebug

9个月前更新1787次阅读

全网最完整易理解的R-2R DAC原理分析

R/2R DAC 与 R/2nR DAC的电压模式二进制加权电阻DAC是教材中常用的最简单DAC示例。然而，该DAC本身不具单调性，而且实际上难以成...

全网最完整易理解的R-2R DAC原理分析-ChipDebug

全网最完整易理解的R-2R DAC原理分析-ChipDebug

全网最完整易理解的R-2R DAC原理分析-ChipDebug

+10

全网最完整易理解的R-2R DAC原理分析-ChipDebug

评分

等级-LV2-ChipDebug

1年前更新1736次阅读

精分享一大波FPGA技术论文及代码

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

2

等级-LV2-ChipDebug

3年前发布1711次阅读

精[FPGA 实现及PCIe IP 核知识点] PCIe为什么要增加Precoding？

（本文将根据PCIe Spec Gen5 对Precoding模块进行功能验证）
从PCIe Gen5开始，标准引入了一项新的功能：Precoding。虽然标准本...

[FPGA 实现及PCIe IP 核知识点] PCIe为什么要增加Precoding？-ChipDebug

[FPGA 实现及PCIe IP 核知识点] PCIe为什么要增加Precoding？-ChipDebug

[FPGA 实现及PCIe IP 核知识点] PCIe为什么要增加Precoding？-ChipDebug

+3

[FPGA 实现及PCIe IP 核知识点] PCIe为什么要增加Precoding？-ChipDebug

FPGA常见问题

1

等级-LV2-ChipDebug

6年前发布1654次阅读

理解DDR3写入均衡(Write Leveling)和读取均衡(Read Leveling)

评分

等级-LV2-ChipDebug

3年前发布1627次阅读

借助Vivado Block Design Container轻松实现Block复用

Vivado 2021.1版本的IPIntegrator增加了一个新的功能：BDC（Block Design Container）。简单地说，BDC提供了一种基于Block的层次...

借助Vivado Block Design Container轻松实现Block复用-ChipDebug

借助Vivado Block Design Container轻松实现Block复用-ChipDebug

借助Vivado Block Design Container轻松实现Block复用-ChipDebug

+1

借助Vivado Block Design Container轻松实现Block复用-ChipDebug

评分

等级-LV1-ChipDebug

2年前更新1615次阅读

Xilinx FPGA Vivado 降低扇出的又一个好方法

Vivado提供了多种方法来降低扇出。毕竟，高扇出网线带来的直接后果是大量的布线资源被占用，从而导致延迟过大，出现时序违例，甚...

Xilinx FPGA Vivado 降低扇出的又一个好方法-ChipDebug

Xilinx FPGA Vivado 降低扇出的又一个好方法-ChipDebug

Xilinx FPGA Vivado 降低扇出的又一个好方法-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新1529次阅读

XILINX FPGA vivado 2018.3及任意版本 license下载

任意版本实测可用，有效期到2037年，下载链接如下：

评分

等级-LV2-ChipDebug

1年前更新1490次阅读

精Verdi用法小结

分享一篇好的verdi教程，文末附本文PDF链接。前言Verdi是一个功能强大的debug工具，可以配合不同的仿真软件进行debug，很多企业...

Verdi用法小结-ChipDebug

Verdi用法小结-ChipDebug

Verdi用法小结-ChipDebug

+135

Verdi用法小结-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新1486次阅读

verilog语法技巧(三)–RAM的初始化

RAM可以通过以下方式初始化：在HDL源代码中指定RAM初始内容；在外部数据文件中指定RAM初始内容。Verilog Coding Example：1，所有可寻址的words都初始化为相同的值reg [DATA_WIDTH-1:0] ram [DEPTH-1:0];
integer i;
initial for (i=0; i<DEPTH; i=i+1) ra...

1

等级-LV2-ChipDebug

1年前更新1451次阅读

EDA仿真调试软件VCS2020和Verdi2020下载分享

该帖子部分内容已隐藏

8

等级-LV3-ChipDebug

1年前更新1414次阅读

安路TangDynasty(TD)进行IO约束管脚锁定的两种方法

GUI界面约束方法
界面约束方法易上手，但效率较低。有两种方式可以打开设置 IO 约束的界面：（必须完成 Syn Opt 的 Read Desi...

安路TangDynasty(TD)进行IO约束管脚锁定的两种方法-ChipDebug

安路TangDynasty(TD)进行IO约束管脚锁定的两种方法-ChipDebug

安路TangDynasty(TD)进行IO约束管脚锁定的两种方法-ChipDebug

+19

安路TangDynasty(TD)进行IO约束管脚锁定的两种方法-ChipDebug

评分

等级-LV3-ChipDebug

10个月前更新1404次阅读

PotatoPie 2.1/3.0 教程目录

目录更新时间2024/01/12,将持续更新PotatoPie 2.1/3.0 教程(0) TD软件的安装和AL-Link mini 下载器的驱动安装PotatoPie 2.1/3.0 教程(1) TD工程的创建，编译，下载PotatoPie 2.1/3.0 教程(2) —— 实验1 FPGA实现LED流水灯和呼吸灯PotatoPie 2.1/3.0 教程(3) ...

评分

等级-LV2-ChipDebug

10个月前更新1349次阅读

精已解决请问FPGA芯片的商业级、工业级、军工级是怎么区分出来的？

我在网上查了一下芯片的商业级、工业级、军工级其实都是从一批芯片里挑选出来的。那么令我疑问的是：假如半导体工厂现在生产了一批芯片，然后对其进行筛选，我们假定在温度要求上125度是军工级、85度是工业级，75度是商业级。当拿到一块片子的时候难道真地让...

评分

等级-LV3-ChipDebug

8个月前更新1335次阅读

TD最新版工具和license下载链接及软件安装（包括TD4/5）

对于TD4和TD5是两个分支，并不是说TD4就一定比TD5旧，TD4也一直在更新。如果是用我们的开发板，对于EF2/EF3/EG4我们首推的是TD4的最新版，TD4体积小编译快，不占资源，尤其对于从MCU转过来的用户，一般电脑配置都比较低，TD4完全够用了。我们开发板例程是适配...

1

12 3…1056 下一页跳转