SOC FPGA论坛首页-ChipDebug

SOC FPGA论坛首页-ChipDebug

等级-LV2-ChipDebug

2年前更新73次阅读

Data2Mem使用和调试指南

描述此答复记录提供可下载的Data2Mem使用和调试指南PDF以增强其可用性。答案记录是基于Web的内容，在新信息可用时经常更新。要获取最新版本的PDF，请访问此答复记录。解本文档通过示例逐步说明如何使用Data2Mem。它描述了如何编写BMM文件，如何检查BIT文...

评分

等级-LV1-ChipDebug

6小时前更新2次阅读

提问头文件宏定义

安路FPGA 可以打开头文件吗

评分

等级-LV2-ChipDebug

6个月前更新2533次阅读

安路FPGA开发板核心板 Potato Pie V2.1 软件及资料更新帖（2023/10/15）

开发板介绍
安路开发板核心板PotatoPie V2.0来了，专为创客和学生设计！
购买链接： https://item.taobao.com/item.htm?spm=a230...

安路FPGA开发板核心板 Potato Pie V2.1 软件及资料更新帖（2023/10/15）-ChipDebug

安路FPGA开发板核心板 Potato Pie V2.1 软件及资料更新帖（2023/10/15）-ChipDebug

安路FPGA开发板核心板 Potato Pie V2.1 软件及资料更新帖（2023/10/15）-ChipDebug

+5

安路FPGA开发板核心板 Potato Pie V2.1 软件及资料更新帖（2023/10/15）-ChipDebug

等级-LV1-ChipDebug

这个串口实验对时序要求比较高，我首先测了一下内部晶振，改了一下频率参量，终于成功了

12

等级-LV2-ChipDebug

10个月前更新93次阅读

安路（Anlogic）FPGA开发工具中EF2器件两种主要的程序烧写方式说明

问题起因于此。因为EF2是基于SRAM LUT架构的FPGA，而且内部自带FLASH，因此它有两种基本的烧录方式：一种是烧录SRAM，这种方式掉...

安路（Anlogic）FPGA开发工具中EF2器件两种主要的程序烧写方式说明-ChipDebug

评分

等级-LV1-ChipDebug

20小时前发布2次阅读

开源Verilog可重用CBB模块（带仿真平台）分享

TinyCBB使用教程TinyCBB （微型Common Building Block）中包含很多verilog语言编写的可重用RTL模块。包括但不限于累加器、仲裁器、有/无符号运算、异步逻辑同步器、CIC/FIR滤波器、格雷码/独热码转换器、CRC/PRBS生成器/检测器、ECC编解码器、同步/异步/字节/...

FPGA开源项目

评分

等级-LV2-ChipDebug

2年前发布8次阅读

基于FPGA的高速和资源节约型数据加密算法设计.pdf

高速和资源节约型数据加密算法设计贺刚赵红言（空军工程大学，陕西西安 710051）来源：微计算机信息摘要介绍了 3DES 数据加密算法（DDA）的原理，针对利用 FPGA 硬件实现 3DES 算法，给出了一种可进化 IP 核的具体设计思想，采用可重构电路节省器件内部资...

FPGA CPLD资料源码分享

评分

等级-LV1-ChipDebug

2年前发布4次阅读

针对FPGA实现的DES算法旁路碰撞攻击研究.pdf

针对FPGA实现的DES算法旁路碰撞攻击研究.pdf-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV2-ChipDebug

10个月前更新884次阅读

EDA仿真调试软件VCS2020和Verdi2020下载分享

该帖子部分内容已隐藏

6

等级-LV3-ChipDebug

1年前更新192次阅读

Quartus IP核破解及相关IP核代码

altera 提供了很多的IP核，在开发FPGA项目时候可以大大提高效率，但是网上的证书只有NIOS II 的授权。如何获取全部授权呢？
其实很简单，打开license.DAT
应该是这样：
FEATURE quartus alterad 2037.12 permanent uncounted 385FB2185EE1

1

等级-LV1-ChipDebug

3天前发布6次阅读

提问reveal inserter使用异常问题

it文件绝对烧录进板子了，但是使用reveal 时。debug device：已经搜索到了，就是没办法选择。提示：please check cable connect...

reveal inserter使用异常问题-ChipDebug

reveal inserter使用异常问题-ChipDebug

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

3天前更新8次阅读

提问NIOS II 使用Remote Update跳转一直重启

NIOS II 使用Remote Update跳转一直重启-ChipDebug

评分

等级-LV1-ChipDebug

8个月前更新45次阅读

亿灵思软件使用指南（一）软件安装

本视频介绍了 Windows 系统下亿灵思软件的安装过程和注意事项，以及 Licence文件的导入过程，指导开发人员快速完成软件安装和软件注册。链接：https://pan.baidu.com/s/1EFipn_hpOzO3_OX69iE7aw提取码：1111elinx安装包Licence文件私信申请

中科亿海微(ehiway)

评分

等级-LV1-ChipDebug

4天前更新6次阅读

提问Nios II gen2固化到EPCS16中，一直失败，有没有大神帮忙看一下

Info: 2024-4-15 18:03:11 - (详细) sof2flash: StartingInfo: 2024-4-15 18:03:14 - (详细) sof2flash: DoneInfo: Using cable "USB-Blaster [USB-0]", device 1, instance 0x00Info: Resetting and pausing target processor: Info: OKInfo: Reading System...

评分

等级-LV3-ChipDebug

2年前更新329次阅读

Cordic算法FPGA实现距离计算distance=√(x^2+y^2 )(含python和verilog代码)

“ 上一篇文章Cordic算法FPGA实现cos,sin讲解了Cordic算法实现sin,cos等函数，本篇讲解Cordic算法实现distance=√(x^2+y^2 )，即...

Cordic算法FPGA实现距离计算distance=√(x^2+y^2 )(含python和verilog代码)-ChipDebug

FPGA常见问题

评分

等级-LV2-ChipDebug

5天前更新69次阅读

安路AXI 接口的SDRAM精简控制器例程，基于EG4S20

该帖子部分内容已隐藏

评分

等级-LV2-ChipDebug

4个月前更新54次阅读

PotatoPie 2.1/3.0 教程(8)——实验7 EF2 FPGA ERAM 读写例程

该例程通过设计 ERAM 控制模块实现对双端口模式下的 ERAM 分别写读操作，通过抓取写读数据判断该例程的正确性，并使用 SW1 按键...

PotatoPie 2.1/3.0 教程(8)——实验7 EF2 FPGA ERAM 读写例程-ChipDebug

PotatoPie 2.1/3.0 教程(8)——实验7 EF2 FPGA ERAM 读写例程-ChipDebug

PotatoPie 2.1/3.0 教程(8)——实验7 EF2 FPGA ERAM 读写例程-ChipDebug

评分

等级-LV2-ChipDebug

1个月前发布67次阅读

PotatoPie网盘资料打包下载方法

链接一般是带密码的，所以不需要输密码，点继续就可以进行下载。可以一项项下载，也可以打包下载

PotatoPie网盘资料打包下载方法-ChipDebug

PotatoPie网盘资料打包下载方法-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新2731次阅读

精为什么verilog 仿真输出都是红线

经常有学习Verilog的新人问我：为什么我仿真的时候发现所有的模块输出都是红线？一开始我都还是不厌其烦地帮助大家一点点分析代码，因为红线在仿真器中代表不确定态，而不确定态的成因是多种多样的。但是看过了无数新人案例后我发现，其实新人出现这种问题的...

6

等级-LV2-ChipDebug

15天前更新17次阅读

PotatoPie 4.0 实验教程(7)——FPGA芯片内置ERAM读写例程

该例程通过设计 ERAM 控制模块实现对双端口模式下的 ERAM 分别写读操作，通过抓取写读数据判断该例程的正确性，并使用 SW1 按键...

PotatoPie 4.0 实验教程(7)——FPGA芯片内置ERAM读写例程-ChipDebug

PotatoPie 4.0 实验教程(7)——FPGA芯片内置ERAM读写例程-ChipDebug

PotatoPie 4.0 实验教程(7)——FPGA芯片内置ERAM读写例程-ChipDebug

评分

等级-LV1-ChipDebug

6年前发布11次阅读

为什么Altera PLL无法启动？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

4小时前更新20次阅读

PotatoPie 4.0 实验教程(32) —— FPGA实现摄像头视频图像叠加

手机扫码链接直达https://item.taobao.com/item.htm?ft=t&id=776516984361什么是视频水印？视频水印就是图像叠加，跟画中画...

PotatoPie 4.0 实验教程(32) —— FPGA实现摄像头视频图像叠加-ChipDebug

PotatoPie 4.0 实验教程(32) —— FPGA实现摄像头视频图像叠加-ChipDebug

PotatoPie 4.0 实验教程(32) —— FPGA实现摄像头视频图像叠加-ChipDebug

评分

等级-LV1-ChipDebug

2年前更新171次阅读

基于FPGA的扩频通信系统设计（附matlab和verilog代码）

导读在无线通信系统中，普遍使用扩频通信技术，因此扩频技术对通信系统具有重要的现实意义。直接序列扩频技术是应用最广的一种扩...

基于FPGA的扩频通信系统设计（附matlab和verilog代码）-ChipDebug

基于FPGA的扩频通信系统设计（附matlab和verilog代码）-ChipDebug

基于FPGA的扩频通信系统设计（附matlab和verilog代码）-ChipDebug

+41

基于FPGA的扩频通信系统设计（附matlab和verilog代码）-ChipDebug

5

等级-LV2-ChipDebug

2年前发布139次阅读

FPGA PCIE 入门资料 —— PCI Express 体系结构导读.pdf 和全网最全的PCIE 标准

PCI Express System Architecture.pdfPCI Express 体系结构导读（王齐）.pdfPCI-Express-Card-Electromechanical-Specificatio...

FPGA PCIE 入门资料 —— PCI Express 体系结构导读.pdf 和全网最全的PCIE 标准-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV2-ChipDebug

2年前更新85次阅读

Intel Altera 开发工具 Quartus_21.2专业版破解器

仅作学习之用，版权（是的，你没听错）归题图所有。

Intel Altera 开发工具 Quartus_21.2专业版破解器-ChipDebug

1

等级-LV1-ChipDebug

6年前发布59次阅读

ispVM Embedded和EPROM版本有什么区别？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

2年前更新2564次阅读

精FPGA通过MII RGMII接口进行UDP以太网数据通信的教程分享

FPGA RGMII GMII MII接口以太网通讯之以太网简介以太网是一种产生较早，使用相当广泛的局域网。其最初是由Xerox（施乐）公司创建...

FPGA通过MII RGMII接口进行UDP以太网数据通信的教程分享-ChipDebug

FPGA通过MII RGMII接口进行UDP以太网数据通信的教程分享-ChipDebug

FPGA通过MII RGMII接口进行UDP以太网数据通信的教程分享-ChipDebug

+19

FPGA通过MII RGMII接口进行UDP以太网数据通信的教程分享-ChipDebug

2

等级-LV1-ChipDebug

2年前更新39次阅读

赛灵思的DDR IP手册ug586翻译和学习（4）第四章 User Interface的使用方式

赛灵思公司（Xilinx）的手册UG586：zynq-7000 AP Soc and 7 Series Devices Memory Interface Solutions，介绍的是DDR的IP核相关...

赛灵思的DDR IP手册ug586翻译和学习（4）第四章 User Interface的使用方式-ChipDebug

赛灵思的DDR IP手册ug586翻译和学习（4）第四章 User Interface的使用方式-ChipDebug

赛灵思的DDR IP手册ug586翻译和学习（4）第四章 User Interface的使用方式-ChipDebug

+13

赛灵思的DDR IP手册ug586翻译和学习（4）第四章 User Interface的使用方式-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新3481次阅读

精MCU模拟JTAG接口对LATTICE CPLD进行在线编程加载

作者：Rock.Ding（莱迪思半导体公司）关键字：MCU, JTAG, 在线编程, CPLD。前言CPLD(Complex Programmable Logic Device)复杂可...

MCU模拟JTAG接口对LATTICE CPLD进行在线编程加载-ChipDebug

MCU模拟JTAG接口对LATTICE CPLD进行在线编程加载-ChipDebug

Lattice-莱迪斯

6

等级-LV1-ChipDebug

11天前发布5次阅读

ip核显示灰色不可用，请各位大佬帮忙解答下

添加ip后如图片所示，全部为灰色，芯片型号是一样的，vivado版本也是一样的

评分

等级-LV1-ChipDebug

2年前更新155次阅读

基于FPGA的实时图像边缘检测系统设计（附代码）

导读随着科学技术的高速发展，FPGA在系统结构上为数字图像处理带来了新的契机。图像中的信息并行存在，因此可以并行对其施以相同...

基于FPGA的实时图像边缘检测系统设计（附代码）-ChipDebug

基于FPGA的实时图像边缘检测系统设计（附代码）-ChipDebug

基于FPGA的实时图像边缘检测系统设计（附代码）-ChipDebug

+48

基于FPGA的实时图像边缘检测系统设计（附代码）-ChipDebug

FPGA CPLD资料源码分享

6

12 3…1048 下一页