SOC FPGA论坛首页-ChipDebug

SOC FPGA论坛首页-ChipDebug

等级-LV2-ChipDebug

3年前更新333次阅读

开源PCIe核源代码

PCIe的IP核，给的是完整的工程，包含代码和例程（不是加密的那种IP），学习Verilog同学可以参考，下面内容机翻，我就不详细...

开源PCIe核源代码-ChipDebug

FPGA常见问题

评分

等级-LV3-ChipDebug

11个月前更新246次阅读

PotatoPie 4.0 实验教程(17) —— FPGA实现SDRAM作为显存进行HDMI输出显示

手机扫码链接直达https://item.taobao.com/item.htm?ft=t&id=776516984361这个实验与上一个实验相比是加入了SDRAM，加入SDRA...

PotatoPie 4.0 实验教程(17) —— FPGA实现SDRAM作为显存进行HDMI输出显示-ChipDebug

PotatoPie 4.0 实验教程(17) —— FPGA实现SDRAM作为显存进行HDMI输出显示-ChipDebug

评分

等级-LV2-ChipDebug

3年前更新3000次阅读

精FPGA通过MII RGMII接口进行UDP以太网数据通信的教程分享

FPGA RGMII GMII MII接口以太网通讯之以太网简介以太网是一种产生较早，使用相当广泛的局域网。其最初是由Xerox（施乐）公司创建...

FPGA通过MII RGMII接口进行UDP以太网数据通信的教程分享-ChipDebug

FPGA通过MII RGMII接口进行UDP以太网数据通信的教程分享-ChipDebug

FPGA通过MII RGMII接口进行UDP以太网数据通信的教程分享-ChipDebug

+19

FPGA通过MII RGMII接口进行UDP以太网数据通信的教程分享-ChipDebug

2

等级-LV1-ChipDebug

2年前更新273次阅读

感知起源招聘FPGA工程师（坐标北京）

该帖子内容已隐藏，请评论后查看

登录后继续评论

FPGA招聘信息

1

等级-LV1-ChipDebug

7年前发布10次阅读

10.1 ChipScope Pro – “错误：Xst：1617 – 处理TIMESPEC TS_U_TO_D：用户TIMEGRP'D_CLK'必须先在FROM / TO约束中定义。”

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV4-ChipDebug

3年前更新21次阅读

HDLC (High-level Data Link Control) VHDL 源码分享

HDLCHDLC（高级数据链路控制）是一组用于在点对点节点之间传输同步数据包的协议。在这个控制器中，数据被组织成帧。HDLC 协议位...

HDLC (High-level Data Link Control) VHDL 源码分享-ChipDebug

HDLC (High-level Data Link Control) VHDL 源码分享-ChipDebug

FPGA开源项目

评分

等级-LV4-ChipDebug

3年前更新12次阅读

分享个wishbone接口的HDLC 协议 VHDL源码

前面分享了一个HDLC协议源码https://chipdebug.com/forum-post/40912.html，这里再分享个wishbone接口的HDLC 协议 verilog 源码...

分享个wishbone接口的HDLC 协议 VHDL源码-ChipDebug

FPGA开源项目

评分

等级-LV4-ChipDebug

3年前发布58次阅读

FPGA上最简单的 DVI / HDMI frame_buffer(帧缓冲区)开源代码

该组件允许将 DVI/HDMI 输出添加到您的 FPGA 项目中。IP 从外部 AXI-4 内存目标获取像素数据，并转换为适合从 FPGA 驱动 DVI 或 ...

FPGA上最简单的 DVI / HDMI frame_buffer(帧缓冲区)开源代码-ChipDebug

FPGA开源项目

评分

等级-LV4-ChipDebug

3年前更新43次阅读

适用于xilinx FPGA的 FTDI FT245 同步异步 FIFO 桥接源码

FTDI FT245 同步/异步 FIFO 桥该组件提供了从 FTDI 异步或同步 FIFO 接口（例如在 FT245 或 FT2232 上找到）到 AXI4 主设备和 GPIO 接口的桥接。FT2232 等设备必须使用 FTDI 的 FT_PROG EEPROM 编程工具切换到 FIFO 模式。支持它的 FTDI 设备的异步和同步模式...

FPGA开源项目

评分

等级-LV1-ChipDebug

5个月前更新134次阅读

FPGA开源项目 – USB3.0回环传输测试

该帖子部分内容已隐藏

FPGA开源项目

评分

等级-LV1-ChipDebug

2年前更新90次阅读

FPGA实现电机霍尔编码器模块

一. 简介
想要知道直流电机的转速，就需要用到编码器，常用的编码器有霍尔和光电两种，但是光电编码器比较贵(性能好于霍尔)，所...

FPGA实现电机霍尔编码器模块-ChipDebug

FPGA实现电机霍尔编码器模块-ChipDebug

FPGA实现电机霍尔编码器模块-ChipDebug

FPGA开源项目

评分

等级-LV1-ChipDebug

2年前更新133次阅读

FPGA实现直流电机驱动(速度位置控制)

一. 简介
本篇文章将介绍如何使用FPGA实现一个直流有刷电机控制器，主要包括速度控制和角度控制(好像在无刷电机控制中，习惯...

FPGA实现直流电机驱动(速度位置控制)-ChipDebug

FPGA开源项目

评分

等级-LV4-ChipDebug

2年前更新124次阅读

FPGA上的开源 10/100 Mbps 以太网 MAC IP verilog 源码

该帖子部分内容已隐藏

FPGA开源项目

评分

等级-LV4-ChipDebug

8个月前更新77次阅读

一个基于xilinx Artix7 实现的全开源的PCIE项目，

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV1-ChipDebug

3个月前更新11次阅读

USB 资源文档分享–PIPE协议及标准规范及Mindshare

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV2-ChipDebug

1个月前更新87次阅读

最全 Modelsim 学习资料集分享

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

5个月前更新287次阅读

可以在各种FPGA上运行的开源逻辑分析仪

该帖子部分内容已隐藏

FPGA开源项目

3

等级-LV4-ChipDebug

2年前更新372次阅读

Quartus IP核破解及相关IP核代码

altera 提供了很多的IP核，在开发FPGA项目时候可以大大提高效率，但是网上的证书只有NIOS II 的授权。如何获取全部授权呢？
其实很简单，打开license.DAT
应该是这样：
FEATURE quartus alterad 2037.12 permanent uncounted 385FB2185EE1

2

等级-LV2-ChipDebug

3年前更新556次阅读

黑金K7325开发板资料免费分享，含源码和教程

资料内容如下图，资料下载文末！如链接过期，请提醒我补码。

黑金K7325开发板资料免费分享，含源码和教程-ChipDebug

黑金K7325开发板资料免费分享，含源码和教程-ChipDebug

0

等级-LV4-ChipDebug

6年前发布87次阅读

【转载】一个合格数字IC设计工程师的知识结构

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

3年前更新95次阅读

基于 FPGA 的模拟 I²C协议设计（附verilog代码）

导读
I²C（Inter-Integrated Circuit），其实是 I²C Bus简称，中文就是集成电路总线，它是一种串行通信总线，使用多主从架构，...

基于 FPGA 的模拟 I²C协议设计（附verilog代码）-ChipDebug

基于 FPGA 的模拟 I²C协议设计（附verilog代码）-ChipDebug

基于 FPGA 的模拟 I²C协议设计（附verilog代码）-ChipDebug

+18

基于 FPGA 的模拟 I²C协议设计（附verilog代码）-ChipDebug

FPGA常见问题

1

等级-LV3-ChipDebug

4个月前更新338次阅读

PotatoPie 4.0 实验教程(40) —— FPGA实现RISC-V工程创建和调试

FutureDynasty在下文中我们一般简称FD。FD工程创建在FD解压后的目录里，双击FutureDynasty.exe启动FD软件启动前会让你先选择一个...

PotatoPie 4.0 实验教程(40) —— FPGA实现RISC-V工程创建和调试-ChipDebug

PotatoPie 4.0 实验教程(40) —— FPGA实现RISC-V工程创建和调试-ChipDebug

PotatoPie 4.0 实验教程(40) —— FPGA实现RISC-V工程创建和调试-ChipDebug

+30

PotatoPie 4.0 实验教程(40) —— FPGA实现RISC-V工程创建和调试-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新46次阅读

FPGA设计中RAM和ROM初始化的方法

FPGA设计中RAM和ROM作为存储器用来存储可变或不可变类型的数据，根据使用场景不同有不同的初始化方法。ROM初始化一般是加载固定数据，RAM声明时默认为不定态数据，初始化时可以让数据为全1或者全0.
RAM的初始化方法
方法1：小型RAM复位时按地址写入初...

FPGA常见问题

评分

等级-LV1-ChipDebug

28天前发布17次阅读

新手求助verilog简单问题

为什么modelsim里out和counter都是高阻态，求助各位大佬，谢谢

新手求助verilog简单问题-ChipDebug

新手求助verilog简单问题-ChipDebug

评分

等级-LV4-ChipDebug

11天前更新490次阅读

Cordic算法FPGA实现距离计算distance=√(x^2+y^2 )(含python和verilog代码)

该帖子内容已隐藏

FPGA常见问题

评分

等级-LV1-ChipDebug

7年前发布35次阅读

Lattice是否支持通过JTAG端口编程SPI FLASH存储器？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

3年前更新334次阅读

全网最全xilinx ise vivado license 分享，可以用到2037年！！！

# 2037年之前的任何ISE_Vivado版本（包括HLS、AccelDSP、System Generator、软硬CPU、SOC、嵌入式Linux、重配置等等功能）都是永久使用。使用本license文件时要改名，文件名不能有汉字和空格。新建txt文件，复制以上内容到txt文件，然后改名为 vivadoLicence....

1

等级-LV1-ChipDebug

15天前发布15次阅读

提问Efinity Programmer问题求解答

2021.2版本，为什么会没有Auto configure JTAG Bridge Image

Efinity Programmer问题求解答-ChipDebug

易灵思(Elitestek)

评分

等级-LV2-ChipDebug

1年前更新474次阅读

精最全最权威的vivado官方入门教程《vivado从此开始》pdf书、视频教程和ppt

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

2

等级-LV2-ChipDebug

3年前更新1245次阅读

精通过SPI I2C IIC或GPIO模拟JTAG接口对LATTICE XO2 XO3 CPLD FPGA在线升级的开发笔记及源码分析

通过SPI I2C IIC或GPIO模拟JTAG接口对LATTICE XO2 XO3 CPLD FPGA在线升级的开发笔记及源码分析本文主要是介绍单片机MCU ARM DSP...

通过SPI I2C IIC或GPIO模拟JTAG接口对LATTICE XO2 XO3 CPLD FPGA在线升级的开发笔记及源码分析-ChipDebug

通过SPI I2C IIC或GPIO模拟JTAG接口对LATTICE XO2 XO3 CPLD FPGA在线升级的开发笔记及源码分析-ChipDebug

通过SPI I2C IIC或GPIO模拟JTAG接口对LATTICE XO2 XO3 CPLD FPGA在线升级的开发笔记及源码分析-ChipDebug

通过SPI I2C IIC或GPIO模拟JTAG接口对LATTICE XO2 XO3 CPLD FPGA在线升级的开发笔记及源码分析-ChipDebug

Lattice-莱迪斯

2

12 3…1062 下一页跳转