SOC FPGA论坛首页-ChipDebug

安路FPGA开发板核心板 Potato Pie V2.1 软件及资料更新帖(2023/10/15)-ChipDebug安路FPGA开发板核心板 Potato Pie V2.1 软件及资料更新帖(2023/10/15)-ChipDebug安路FPGA开发板核心板 Potato Pie V2.1 软件及资料更新帖(2023/10/15)-ChipDebug
+5
安路FPGA开发板核心板 Potato Pie V2.1 软件及资料更新帖(2023/10/15)-ChipDebug
这个串口实验对时序要求比较高,我首先测了一下内部晶振,改了一下频率参量,终于成功了评论图片-ChipDebug
该帖子部分内容已隐藏
付费阅读
已售 10
5积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
已售 104
3积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
已售 25
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
已售 27
此内容为付费阅读,请付费后查看
该帖子内容已隐藏,请登录后查看

登录后继续查看

热门评论
chipdebug的头像-ChipDebugchipdebug徽章-创作大使-ChipDebug等级-LV3-ChipDebug超级版主2
后面注意代码格式化输出才方便别人看,向别人提问时自己都不愿意花时间整理一下问题,别人又怎么会愿意花时间回答你的问题?
该帖子部分内容已隐藏
付费阅读
已售 15
此内容为付费阅读,请付费后查看
该帖子内容已隐藏,请评论后查看

登录后继续评论

该帖子部分内容已隐藏
付费阅读
已售 1
5积分
The Display Serial Interface Specification defines protocols between a host processor and peripheral devices 2 that adhere to MIPI Alliance Specifications for mobile device interfaces. The DSI Specification builds on 3 existing specifications by adopting pixel formats and command set defined in [MIPI02], [MIPI03], and 4 [MIPI01].
该帖子部分内容已隐藏
付费阅读
已售 1
5积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
已售 2
3积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
已售 2
10积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
已售 1
6积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
已售 2
10积分
此内容为付费阅读,请付费后查看
Spi模式設定(PYNQ-Z2)-ChipDebugSpi模式設定(PYNQ-Z2)-ChipDebugSpi模式設定(PYNQ-Z2)-ChipDebug
热门评论
chipdebug的头像-ChipDebugchipdebug徽章-创作大使-ChipDebug等级-LV3-ChipDebug超级版主2
我看了pyznq的代码,你用spi_open_device这上函数打开应该就可以实现slave,

spi spi_open_device(unsigned int device) {
    int status;
    u16 dev_id;
    unsigned int base_address;
    u32 control;

    if (device < XPAR_XSPI_NUM_INSTANCES) {
        dev_id = (u16) device;
    }
    else {
        int found = 0;
        for (u16 i = 0; i < XPAR_XSPI_NUM_INSTANCES; ++i) {
            if (XSpi_ConfigTable[i].BaseAddress == device) {
                found = 1;
                dev_id = i;
                break;
            }
        }
        if (!found)
            return -1;
    }
    status = XSpi_Initialize(&xspi[dev_id], dev_id);
    if (status != XST_SUCCESS) {
        return -1;
    }
    base_address = xspi[dev_id].BaseAddr;
    // Soft reset SPI
    XSpi_WriteReg(base_address, XSP_SRR_OFFSET, 0xA);
    // Master mode
    control = XSpi_ReadReg(base_address, XSP_CR_OFFSET);
    // Master Mode
    control |= XSP_CR_MASTER_MODE_MASK;
    // Enable SPI
    control |= XSP_CR_ENABLE_MASK;
    // Slave select manually
    control |= XSP_INTR_SLAVE_MODE_MASK;
    // Enable Transmitter
    control &= ~XSP_CR_TRANS_INHIBIT_MASK;
    // Write configuration word
    XSpi_WriteReg(base_address, XSP_CR_OFFSET, control);

    return (spi) dev_id;
}