SOC FPGA论坛首页-ChipDebug-第1044页

SOC FPGA论坛首页-ChipDebug-第1044页

等级-LV2-ChipDebug

6年前发布38次阅读

PlanAhead – “错误：[Common-69]命令失败：由于环境设置问题导致IP导入失败……”

描述如果我在包含简体中文（或其他unicode）字符的目录中创建PlanAhead工具项目，当我导入任何IP（例如，添加源 - > IP - > 任何.xco文件）时，会发生以下错误：无法创建项目：错误：[Common-69]命令失败：由于环境设置问题，IP导入失败。请确保$ XI...

评分

等级-LV1-ChipDebug

6年前发布15次阅读

“PCI Express编译器用户指南”中的Arria II GZ器件支持不正确

“ PCI Express编译器用户指南”中的表4-1错误地显示了Arria II GX器件中Gen2的器件支持，Arria II GZ器件中没有Gen2支持。反之亦然--Arria II GZ确实支持Gen2，而Arria II GX则不支持Gen2。这只是一个文档错误。解决/修复方法无需解决方法。此问题已在“ ...

评分

等级-LV1-ChipDebug

6年前发布2次阅读

EDK 6.3 – OPB Emaclite（emaclite_v1_01_a） – L0中的XEmacLite_RecvFrame中的错误xemaclite_l.c

问题描述一般问题描述：在Emaclite软件版本emaclite_v1_01_a中，级别0 xemaclite_l.c中的XEmacLite_RecvFrame中存在已知错误，该错误将在导致收到不正确的数据。解决/修复方法问题是在XEmacLite_RecvFrame（）中调用的EmacLite_AlignedRead（）函数没有偏移...

评分

等级-LV2-ChipDebug

6年前发布28次阅读

5.1ISP1 NGDANNO -“错误：ANNO：252错误发生在BRAM的更新过程的关闭过程中。“XXX”的拆解失败了。找不到设计单元。

描述关键词：NGDAnno，错误，252，DATA2BRAM，BRAM，更新，进程，Tantiation，发现，信息，NCD，564，块RAM，块RAM，BMM紧迫性：标准一般描述：当我使用NGDNNO执行PMAP仿真时，如果指定了.MEM或.ELF文件，则会发生以下信息和错误消息：“信息：NCD：564 - Blo...

评分

等级-LV1-ChipDebug

6年前发布11次阅读

13.4 CORE Generator – 在EDK中生成网表无法删除ChipScope vdbl文件

描述当我尝试为我的设计生成网表时，EDK中会出现以下错误： “错误：EDK - chipscope_plbv46_iba_0（chipscope_plbv46_iba） - 错误删除 “<路径的EDK项目> /nt/run/implementation/chipscope_plbv46_iba_0_wrapper\tmp\_cg\chipscope_plbv46_iba_0_deb...

评分

等级-LV1-ChipDebug

6年前发布2次阅读

ChipScope串行I / O工具包，Virtex-4 IBERT – 如果使用16位结构宽度启用8b / 10b，某些模式不起作用

问题描述对于ChipScope Pro中的Virtex-4 FPGA，当我使用IBERT Core时，如果使用16位结构宽度启用8b / 10b，则更高级别的PRBS不起作用。当启用8b / 10b时，PRBS 20,23,29,31和成帧计数器模式会导致位错误。解决/修复方法此问题仅影响16位结构宽度。要解决此问...

评分

等级-LV2-ChipDebug

6年前发布3次阅读

2.1i安装-在Service Poad安装之后，“一个CCOEGEN组件不符合SyopSype NETLIST”消息出现

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

6年前发布5次阅读

Visual Basic错误53：找不到文件：<文件名> .dll

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

6年前发布4次阅读

用于PCI Express的Endpoint Block Plus Wrapper v1.12 – “ERROR：sim：159 – 发生内部错误 – 禁用TX_DIFF_BOOST时”

问题描述已知问题：v1.12，v1.11 解决/修复方法此问题是在Block Plus Core的ISE 11.4和v1.13中修复的时间表。修订记录

评分

等级-LV2-ChipDebug

3年前发布613次阅读

路径太长导致VIVADO报错及加快编译速度

vivado自己设置的工程目录本身比较深，而文件路径太深会导致某些奇怪的错误。这是windows系统本身的特性决定的，windows的路径名...

路径太长导致VIVADO报错及加快编译速度-ChipDebug

评分

等级-LV2-ChipDebug

6年前发布21次阅读

SyopSys.x:x:StIdMax延迟属性没有传递到.xxnf

描述关键词：FPGA编译器，StIyFalsEclipse延迟，StIdMax延迟，约束，RePrimeFPGA，定时紧迫性：标准一般描述：在试图在SyoSype环境中添加时序规范时，用户可能会意识到规格“StIdMax延迟”和“StIyFaleSePiess”不通过对.xxnf文件的C2S、2S、C2P规范的形式。...

评分

等级-LV2-ChipDebug

6年前发布76次阅读

7系列DCI – 外部参考电阻VRN和VRP的支持值是多少？

描述 DCI有三种类型：受控阻抗驱动器（源端接）具有半阻抗的受控阻抗驱动器（源端接）分裂终止DCI（戴维宁等效终止至VCCO / 2）我该如何选择外部参考电阻的值？解对于溢出终端和DIV2受控阻抗驱动器DCI，VRN / VRP电阻的支持值为80,100或120欧姆。对于非...

评分

等级-LV1-ChipDebug

6年前发布6次阅读

对于Gen3系统中的PCIe Gen2端点，Stratix V硬IP可能会出现链接培训问题

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布2次阅读

CPLD CoolRunner-II – ISE中列出的“DI”包是什么？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

6年前发布2次阅读

5.1i约束编辑器-未列出ViTEX II的I/O标准的数量

描述一般描述：我试图在我的ViTeX II设计中，将一些I/O设置为约束编辑器中的各种I/O标准，但是许多I/O标准没有列出。如何选择这些I/O标准？解决方案要选择这些，手动编辑UCF，添加所需的I/O标准。这个问题固定在最新的5.1i服务包中，可在：HTTP://Spop.xILIX....

评分

等级-LV1-ChipDebug

6年前发布12次阅读

LogiCORE IP以太网1000BASE-X PCS / PMA或SGMII v11.2 – 使用1000 BASE-X和VHDL时功能仿真失败

描述当STANDARD参数设置为1000BASEX并且VHDL设计用于输入和仿真时，可以看到以太网1000BASE-X PCS / PMA或SGMII版本11.2内核的功能仿真故障。看到的失败是：在ModelSim中运行功能仿真致命：（vsim-3471）切片范围（11 downto 0）不属于前缀索引范围（10 do...

评分

等级-LV1-ChipDebug

6年前发布6次阅读

MPMC2 v1.8 – 从MPMC2 v1.7迁移到MPMC2 v1.8

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

6年前发布1次阅读

3.1i FPGA编辑器-在冗长报表中，跟踪摘要中突出显示的路径与“数组”窗口中的信息不匹配

描述关键词：FPGA、编辑器、跟踪、TCE、细节紧迫性：标准一般描述：在FPGA编辑器中创建冗长的报表之后，跟踪摘要中突出显示的路径与“数组”窗口中突出显示的信息不相关。解决方案使用命令行中的时序分析器或TrCE创建一个更精确的时序报告。这将被固定在软件...

评分

等级-LV1-ChipDebug

6年前发布7次阅读

为什么有些边界扫描描述语言（BSDL）文件的引脚标记为不可测试的系列特定引脚？

器件配置引脚： CONF_DONE ， nCE ， nCEO ， nCONFIG和nSTATUS在BSDL文件中标记为不可测试。 IEEE标准1149.1配置前后支持边界扫描测试（BST）;但是，在配置期间不支持它。如果在BST期间切换这些配置引脚，则器件将开始配置。因此，这些引脚无法使用BST进行测...

评分

等级-LV1-ChipDebug

6年前发布2次阅读

在IDS 11.4（MIG 3.3）之前不支持Spartan-6 FPGA MCB-X4存储器组件

问题描述 Spartan-6 FPGA MCB将不支持x4存储器组件，直到MIG 3.3将在IDS 11.4中发布。解决/修复方法 IDS 11.3（MIG 3.2）不能支持x4存储器，因为x4配置中与MCB相关的IOI编程不正确。 IDS 11.4（MIG 3.3）将为x4存储器接口正确编程IOI，因此将是第一个支持x4...

评分

等级-LV2-ChipDebug

3年前发布897次阅读

Vivado上电触发ILA的操作方法

上电触发特征可以通过在bit文件中配置ila核以达到设备刚上电就会触发ila核的效果。
具体的操作流程如下：
将要工程按照正常的vivado流程走一遍，直至实现bit文件。连接FPGA，将上一步生成的 bit文件烧写进去。在ila显示界面设置好触发条件，并输入如下命令将...

评分

等级-LV2-ChipDebug

6年前发布10次阅读

FPGA /设计编译器：如何在SyoSype FPGA编译器或设计编译器中指定转换速率？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

6年前发布20次阅读

ISE Design Suite 14.1中的7系列GTH IBERT核心仅支持690T器件

描述此答复记录提供了有关ISE Design Suite 14.1中7系列GTH IBERT内核的特定器件支持的详细信息。解 ISE Design Suite 14.1中的7系列GTH IBERT核心最初将仅支持Virtex-7 690T器件。将在14.2中添加额外的器件支持。当Virtex-7 1140T器件可用时，可能会在以后...

评分

等级-LV1-ChipDebug

6年前发布3次阅读

如何将MAX +PLUS®II命令行（maxplus2，genmem或setacf）帮助信息保存到Windows 95/98或Windows NT系统中的文本文件中？

要将MAX + PLUS II命令行帮助信息保存到文本文件，请在DOS提示符下键入以下命令： < help filename > -h > C:\< user_defined_path >\filename 文件名可以包含软件支持的任何文本扩展名（例如.txt ， .doc ）。以下示例将genmem实用程序...

评分

等级-LV1-ChipDebug

6年前发布2次阅读

LogiCORE千兆以太网MAC v5.0内核 – Tx字节tx_statistics_vector的有效位（位20）卡在地面

问题描述一般问题描述：在千兆以太网MAC v5.0内核中，tx_statistics_vector的Tx字节有效位（位20）始终停留在地。解决/修复方法有一个补丁可以通过tx_statistics_vector的Tx字节有效位解决此问题。要获得此修复，请安装LogiCORE千兆以太网MAC v5.0核心版本...

评分

等级-LV2-ChipDebug

6年前发布3次阅读

VIETEX II PROKETIO -多点，多点，或总线PCB拓扑支持？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

6年前发布10次阅读

用于PCI Express的AXI桥接器 – 将事务写入AXI4-lite控制接口导致SLVERR

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布4次阅读

MIG v1.7 – Virtex-5 DDR SDRAM设计的第4阶段校准未找到最佳校准点或未完成

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

6年前发布5次阅读

3.1i模块化映射：FATALHOLL错误：便携性：BasutsMGMIMIM.C:1272: 1.17 -最大消息大小…

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

6年前发布1次阅读

使用MorphIO命令时，为什么会收到以下消息：’命令名称无效吗？’？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

上一页 1…1042 104310441045 1046…1056 下一页跳转