SOC FPGA论坛首页-ChipDebug-第796页

SOC FPGA论坛首页-ChipDebug-第796页

fpgaFans, fpgaFans

等级-LV1-ChipDebug

4年前更新41次阅读

莱迪思推出全新Avant FPGA平台，进一步增强在低功耗FPGA领域的领先地位

—提供行业领先的低功耗、小尺寸和高性能—
—拓展其产品组合，使目标市场规模翻倍—
低功耗可编程器件的领先供应商莱迪思半导体...

莱迪思推出全新Avant FPGA平台，进一步增强在低功耗FPGA领域的领先地位-ChipDebug

莱迪思推出全新Avant FPGA平台，进一步增强在低功耗FPGA领域的领先地位-ChipDebug

莱迪思推出全新Avant FPGA平台，进一步增强在低功耗FPGA领域的领先地位-ChipDebug

+2

莱迪思推出全新Avant FPGA平台，进一步增强在低功耗FPGA领域的领先地位-ChipDebug

Lattice-莱迪斯

评分

fpgaFans, fpgaFans

等级-LV1-ChipDebug

4年前更新41次阅读

安路科技发布凤凰系列FPGA，如何在中高端市场站稳脚跟？

电子发烧友网报道（文/吴子鹏）日前，安路科技在上海举办新品发布会暨应用研讨会。会上，安路科技正式对外发布凤凰系列、精灵系列多款FPGA新品。其中，凤凰系列新品包括三款器件，分别是PH1A60、PH1A90、PH1A180，能够充分满足用户在工业控制、通信、视频图...

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新41次阅读

芯片行业之浅谈FPGA芯片

核心观点 FPGA是数字芯片的一类分支，与CPU、GPU等功能固定芯片不同的是，FPGA制造完成后可根据用户需要，赋予其特...

芯片行业之浅谈FPGA芯片-ChipDebug

芯片行业之浅谈FPGA芯片-ChipDebug

芯片行业之浅谈FPGA芯片-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新51次阅读

FPGA增势良好，英特尔大力布局边缘和中端市场

FPGA正处于蓬勃发展期，整体市场也处于增长态势。日前在线上举行的“2022英特尔FPGA中国技术周”中，英特尔数据中心与人工智能集...

FPGA增势良好，英特尔大力布局边缘和中端市场-ChipDebug

FPGA增势良好，英特尔大力布局边缘和中端市场-ChipDebug

FPGA增势良好，英特尔大力布局边缘和中端市场-ChipDebug

FPGA增势良好，英特尔大力布局边缘和中端市场-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新73次阅读

用Vim进行Verilog编程和仿真的应用实例

我的应用实例
选用Vim这种编辑工具的原因是，在Xilinx的开发工具Vivado里直接编辑、或者用Sublime、UltraEdit这样的代码编辑工具，需要做很多Verilog编程的重复劳动，比如写模块的声明、写内部用到的wire reg变量的声明。而Vim加了特定的插件之后，这些可以输...

FPGA常见问题

评分

等级-LV1-ChipDebug

4年前更新39次阅读

Intel FPGA菁英挑战赛即将报名截止！

速速来报第一届【芯云未来】FPGA菁英挑战赛第三期火热报名中。自FPGA菁英赛第一期开始，创新中心就陆陆续续收到了各大高校学子的...

Intel FPGA菁英挑战赛即将报名截止！-ChipDebug

Intel FPGA菁英挑战赛即将报名截止！-ChipDebug

Intel FPGA菁英挑战赛即将报名截止！-ChipDebug

+8

Intel FPGA菁英挑战赛即将报名截止！-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新99次阅读

FPGA知识汇集-串行 RapidIO: 高性能嵌入式互连技术

串行RapidIO针对高性能嵌入式系统芯片间和板间互连而设计，它将是未来十几年中嵌入式系统互连的最佳选择。本文...

FPGA知识汇集-串行 RapidIO: 高性能嵌入式互连技术-ChipDebug

FPGA知识汇集-串行 RapidIO: 高性能嵌入式互连技术-ChipDebug

FPGA知识汇集-串行 RapidIO: 高性能嵌入式互连技术-ChipDebug

+7

FPGA知识汇集-串行 RapidIO: 高性能嵌入式互连技术-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

4年前更新31次阅读

实现测试测量突破性创新，采用ASIC还是FPGA？

作者: Michael Seaholm, 泰克科技公司高性能示波器产品经理
技术改良一直走在行业进步的前沿，但世纪之交以来，随着科技进步明显...

实现测试测量突破性创新，采用ASIC还是FPGA？-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新64次阅读

几组实用FPGA原理设计图

FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它...

几组实用FPGA原理设计图-ChipDebug

几组实用FPGA原理设计图-ChipDebug

几组实用FPGA原理设计图-ChipDebug

+1

几组实用FPGA原理设计图-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

4年前更新47次阅读

全新低功耗中端Avant FPGA平台市场注入新活力

“数十亿个由人工智能算法支持的互连传感器、设备和系统每天都在生成大量数据，这加速了对网络边缘智能的需求。这一趋势要求开发...

全新低功耗中端Avant FPGA平台市场注入新活力-ChipDebug

全新低功耗中端Avant FPGA平台市场注入新活力-ChipDebug

全新低功耗中端Avant FPGA平台市场注入新活力-ChipDebug

+4

全新低功耗中端Avant FPGA平台市场注入新活力-ChipDebug

Lattice-莱迪斯

评分

等级-LV4-ChipDebug

4年前更新43次阅读

新书推荐 | 现代EDA技术及其应用——基于Intel FPGA && Verilog HDL的描述与实现

内容简介
本书分为三篇，共七章。第1~3章为基础篇。第1章介绍EDA的基本概念和应用要素。第2章讲述Verilog HDL的基本结构、语法要...

新书推荐 | 现代EDA技术及其应用——基于Intel FPGA && Verilog HDL的描述与实现-ChipDebug

新书推荐 | 现代EDA技术及其应用——基于Intel FPGA && Verilog HDL的描述与实现-ChipDebug

新书推荐 | 现代EDA技术及其应用——基于Intel FPGA && Verilog HDL的描述与实现-ChipDebug

+2

新书推荐 | 现代EDA技术及其应用——基于Intel FPGA && Verilog HDL的描述与实现-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新26次阅读

FPGA需要跑多快？影响FPGA计算性能的几大因素

FPGA vs. ASIC专用芯片ASIC的开发流程是：设计、验证、流片、封装、测试；而FPGA已经是做好的芯片，所以不需要流片、封装、测试。这样，可以至少节省四个月的时间。另外ASIC还有可能多次流片才能成功，同步的软件开发也需要芯片做好才能完成大部分功能，这些...

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新19次阅读

赛灵思的HDMI Receiver Subsystem 用户手册pg236翻译和学习(11)

读赛灵思IP手册，HDMI 1.4/2.0 Receiver Subsystem v2.0 Product Guide，即HDMI接受器系统的手册。本期介绍此IP的设计步骤。P40D...

赛灵思的HDMI Receiver Subsystem 用户手册pg236翻译和学习(11)-ChipDebug

评分

等级-LV1-ChipDebug

4年前更新190次阅读

Xilinx 跨时钟域时序约束

在 Xilinx CDC 设计中，我们一般用到以下几种时序约束：set_clock_groups -asynchronousset_false_pathset_max_delay -datapath_onlyset_bus_skewset_clock_groups -asynchronous这个命令指定clock之间是异步关系，时序分析时会完全ignore这些clock之间的pat...

1

等级-LV1-ChipDebug

4年前更新69次阅读

【FPGA】高速信号处理中的片外信号输入输出静态时序分析

之前做的一个超宽带非均匀采样系统中遇到的一些问题，虽然本文所述方法并未实际用到并解决遇到的问题，但也是给了很大的启发和参...

【FPGA】高速信号处理中的片外信号输入输出静态时序分析-ChipDebug

【FPGA】高速信号处理中的片外信号输入输出静态时序分析-ChipDebug

【FPGA】高速信号处理中的片外信号输入输出静态时序分析-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

4年前更新26次阅读

FPGA流控的一种方式——计算在途数量

最近在项目中遇到一个反压的问题，简化下模型如下图所示。A模块给其他逻辑发送数据，其他逻辑会返回一定量的数据给B模块,且B模块...

FPGA流控的一种方式——计算在途数量-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

4年前更新57次阅读

白皮书丨为什么说英特尔® FPGA 是实施边缘 AI 的理想之选？

随着企业运营的节奏日益加快，人们对快速响应的期望日益提升，决策逐渐从数据中心转向网络边缘。无论是要尽量保障繁忙...

白皮书丨为什么说英特尔® FPGA 是实施边缘 AI 的理想之选？-ChipDebug

白皮书丨为什么说英特尔® FPGA 是实施边缘 AI 的理想之选？-ChipDebug

白皮书丨为什么说英特尔® FPGA 是实施边缘 AI 的理想之选？-ChipDebug

+5

白皮书丨为什么说英特尔® FPGA 是实施边缘 AI 的理想之选？-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新46次阅读

FPGA学习经验总结

在学习一门技术之前我们往往从它的编程语言入手，比如学习单片机时，我们往往从汇编或者C语言入门。所以不少开始接触FPGA的开发人员，往往是从VHDL或者Verilog开始入手学习的。但我个人认为，若能先结合《数字电路基础》系统学习各种74系列逻辑电路，深刻理...

FPGA常见问题

1

等级-LV1-ChipDebug

4年前更新178次阅读

IC设计中逻辑表达式如何转换为晶体管电路

在数字IC设计面试中经常会被要求画出某一个逻辑表达式的管级电路，本文将基于逻辑门的构成解释如何完成任意逻辑的管级电路设计。...

IC设计中逻辑表达式如何转换为晶体管电路-ChipDebug

IC设计中逻辑表达式如何转换为晶体管电路-ChipDebug

IC设计中逻辑表达式如何转换为晶体管电路-ChipDebug

+4

IC设计中逻辑表达式如何转换为晶体管电路-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

4年前更新60次阅读

常用通信协议总结及FPGA实现（上）

1.UART
UART是异步串行通信口的总称。它所包含的RS232RS449RS423等等是对应各种异步串行通信口的接口标准和总线标准。他...

常用通信协议总结及FPGA实现（上）-ChipDebug

常用通信协议总结及FPGA实现（上）-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

4年前更新58次阅读

常用通信协议总结及FPGA实现（下）

继续更新常用的串口通信协议。本次要介绍的是SPI协议。
3.SPI： SPI（serial peripheral interface）也是一种同步串行通...

常用通信协议总结及FPGA实现（下）-ChipDebug

常用通信协议总结及FPGA实现（下）-ChipDebug

常用通信协议总结及FPGA实现（下）-ChipDebug

常用通信协议总结及FPGA实现（下）-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

4年前更新58次阅读

FPGA时序基础理论

对于系统设计工程师来说，时序问题在设计中是至关重要的，尤其是随着时钟频率的提高，留给数据传输的有效读写窗口越来越小，要想...

FPGA时序基础理论-ChipDebug

FPGA时序基础理论-ChipDebug

FPGA时序基础理论-ChipDebug

+4

FPGA时序基础理论-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

4年前更新35次阅读

FPGA需求旺盛，英特尔公布最新路线图

在过去几年，因为AI、数据中心和5G的火热，FPGA过去几年的关注度正在大增。正如英特尔数据中心与人工智能集团副总裁兼可编程解决...

FPGA需求旺盛，英特尔公布最新路线图-ChipDebug

FPGA需求旺盛，英特尔公布最新路线图-ChipDebug

FPGA需求旺盛，英特尔公布最新路线图-ChipDebug

FPGA需求旺盛，英特尔公布最新路线图-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新92次阅读

FPGA学习-Verilog例化说明

Verilog例化说明1.什么是模块例化？为什么要例化？模块例化可以理解成模块调用。对于一个FPGA工程，通常是由一个顶层模块与多个...

FPGA学习-Verilog例化说明-ChipDebug

FPGA学习-Verilog例化说明-ChipDebug

FPGA学习-Verilog例化说明-ChipDebug

FPGA新闻资讯

1

等级-LV1-ChipDebug

4年前更新24次阅读

网络边缘的FPGA创新：莱迪思Avant-E FPGA带来全新机遇

众所周知，随着企业转向比集中式云数据中心更低的延迟、更安全和私密的处理，网络边缘计算持续快速增长。市场上正部署数十亿的网...

网络边缘的FPGA创新：莱迪思Avant-E FPGA带来全新机遇-ChipDebug

网络边缘的FPGA创新：莱迪思Avant-E FPGA带来全新机遇-ChipDebug

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

4年前更新38次阅读

双赛事圆满落幕安路科技与新生力量同行

12月业已过半，2022年全国大学生嵌入式芯片与系统设计竞赛FPGA创新设计竞赛、2022年第四届集成电路EDA设计精英挑战赛均已于近期圆满落幕。作为两场业内重要赛事的命题方与赞助企业，安路科技全程参与了项目内的技术指导与设计材料提供。 FPGA创新设计竞赛由...

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新54次阅读

安路科技FutureDynasty软件全新发布

2022年5月，安路科技发布了精心打造的SF1系列FPSoC器件，SF1以单芯片实现了RISC-V和可编程逻辑的优势融合，获得了广泛的市场关...

安路科技FutureDynasty软件全新发布-ChipDebug

安路科技FutureDynasty软件全新发布-ChipDebug

安路科技FutureDynasty软件全新发布-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新33次阅读

安路科技荣获上海市重点产品质量攻关成果一等奖！

近日，上海市市场监督管理局和上海市经济和信息化委员会联合发布了《2022年上海市重点产品质量攻关成果名单》（沪市监质发〔2022...

安路科技荣获上海市重点产品质量攻关成果一等奖！-ChipDebug

安路科技荣获上海市重点产品质量攻关成果一等奖！-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新73次阅读

FPGA大厂为何陆续重返中端市场？

FPGA市场在过去几年经历了快速增长。数据显示，2020-2021年，全球FPGA市场增长速度为16%，此后，到2027年，该市场预计将以12%的...

FPGA大厂为何陆续重返中端市场？-ChipDebug

FPGA大厂为何陆续重返中端市场？-ChipDebug

FPGA大厂为何陆续重返中端市场？-ChipDebug

FPGA大厂为何陆续重返中端市场？-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新22次阅读

赛灵思的HDMI Receiver Subsystem 用户手册pg236翻译和学习(13)

读赛灵思IP手册，HDMI 1.4/2.0 Receiver Subsystem v2.0 Product Guide，即HDMI接受器系统的手册。本期介绍此IP的用户参数。P45User ParametersTable 4-1 shows the relationship between the fields in the Vivado IDE and the User Parameters (which can b...

评分

上一页 1…794 795796797 798…1068 下一页跳转