SOC FPGA论坛首页-ChipDebug-第951页

SOC FPGA论坛首页-ChipDebug-第951页

等级-LV2-ChipDebug

7年前发布2次阅读

3.1i ViTEX II PAR砂子不服从Reed-Solomon核中的RPM约束。

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布4次阅读

APEX DSP开发板数据表版本1.3中是否存在任何已知错误？

是。表1显示了正确的滑动开关引脚输出信息。表1.滑动开关APEX引脚输出信号名称董事会名称 APEX Pin SWITCH6 SW3引脚1 R2 开关5 SW3针2 R1 交换机4 SW3引脚3 P6 交换机3 SW3引脚4 P5 计划在下一版本的数据表中更正此错误。

评分

等级-LV1-ChipDebug

7年前发布2次阅读

10.1 ChipScope Pro – ChipScope CORE Generator工具在哪里？

问题描述 ChipScope CORE Generator工具在哪里？我在我的安装中找不到它。解决/修复方法 ChipScope Pro核心生成器工具不再存在于ChipScope Pro 10.1中。 ChipScope Pro ICON，ILA，VIO和ATC2内核现在可以由作为ISE软件安装一部分的Xilinx CORE Generator工具...

评分

等级-LV1-ChipDebug

3年前更新6次阅读

全新低功耗中端Avant FPGA平台市场注入新活力

“数十亿个由人工智能算法支持的互连传感器、设备和系统每天都在生成大量数据，这加速了对网络边缘智能的需求。这一趋势要求开发...

全新低功耗中端Avant FPGA平台市场注入新活力-ChipDebug

全新低功耗中端Avant FPGA平台市场注入新活力-ChipDebug

全新低功耗中端Avant FPGA平台市场注入新活力-ChipDebug

+4

全新低功耗中端Avant FPGA平台市场注入新活力-ChipDebug

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

7年前发布1次阅读

基础F1.5仿真器，VIETEX：VIETEX仿真与基础仿真器不完全运行。

描述日期：9/98关键词：VIETEX，仿真，VCC，GND，仿真器紧迫性：标准一般描述：基础F1.5的VIETEX仿真尚未完全运行。这个问题将是解决的性能包，将分发几个月后F1.5被释放。在性能包被释放之前，Xilinx建议所有的VelTeX设计都是用HDL仿真器来仿真的，而不是用...

评分

等级-LV2-ChipDebug

7年前发布135次阅读

Spartan-6 – PUDC启用上拉时序

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

7年前发布29次阅读

使用基于Nios II的序列发生器为设计生成VHDL时，UniPHY外部存储器接口的仿真失败

对于使用基于Nios II的序列发生器的设计，在生成VHDL输出时仿真可能会失败。解决/修复方法此问题的解决方法要求您手动修改某些文件：查找三个.vhd文件，文件名以类似于以下内容的字符串开头： dut_dut_e0_if0_p0_qsys_sequencer_cpu_inst_jtag_debug_module...

评分

等级-LV1-ChipDebug

7年前发布1次阅读

6.1用于DSP和Synplify 7.3的系统生成器 – 为什么在后映射仿真中我的M-Code Block会出现仿真不匹配？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

7年前发布13次阅读

当我将DDR3地址或命令输出信号分配给DQS引脚时，为什么iSPLEVER和晶格钻石的位置和路径会产生错误？

对于DDR3，地址和命令输出是使用DDR寄存器（ODRXD1模块）生成的。DQSP和DQSN引脚不支持DDR寄存器因此错误。这些输出将需要分配给非DQS引脚。请参阅技术说明中的“DDR3引脚指南”部分。LATECIECP3高速I/O接口——TN1180对于所有DDR3引脚规则。

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

7年前发布13次阅读

UltraScale/UltraScale+：PLL或MMCM的CKYNLY周期属性将被XDC文件中的CREATETH时钟周期所取代。

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

7年前发布2次阅读

使用早期功耗估算器（EPE）时，如果这些收发器具有不同的VCCR_GXB或VCCT_GXB电压，我可以将多个收发器放置在Arria 10器件的同一侧吗？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

7年前发布2次阅读

9.1i分区/ XST – 警告：HierarchicalDesignC – 分区源…已被删除。

问题描述关键字：删除，实例，分区，警告解决/修复方法

评分

等级-LV2-ChipDebug

7年前发布1次阅读

4.1IVITEX-E PAR砂土产生不可路由连接

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布3次阅读

为什么我的Altera®软件不能与我的新的或更新的网络许可文件一起使用？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布2次阅读

Virtex-5 RocketIO GTP – 未使用磁贴中的RXP / RXN建议

问题描述关键词：未使用，GTP，MGTRXP，MGTRXN，RXP，RXN，地，浮动解决/修复方法

评分

等级-LV1-ChipDebug

3年前更新20次阅读

赛灵思的HDMI Receiver Subsystem 用户手册pg236翻译和学习(15)

读赛灵思IP手册，HDMI 1.4/2.0 Receiver Subsystem v2.0 Product Guide，即HDMI接受器系统的手册。本期介绍此IP的应用板卡KCU105的VADJ通电。 P65KCU105 Board FMCH VADJ AdjustmentThe KCU105 board system controller must apply power to the VADJ power ...

评分

等级-LV2-ChipDebug

7年前发布1次阅读

A1.4/F1.4 MAP- FATALL错误：X4KMA:X4KMAGRCLAPSE。C:1001:1.90.128-没有可用的布线…

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

7年前发布8次阅读

XST的设计助手 – 帮助推理问题

描述有关使用XST调试推理问题的帮助，请参阅此答复记录。注意：本答复记录是Xilinx XST解决方案中心的一部分（Xilinx答复38927） Xilinx XST解决方案中心可用于解决与XST相关的所有问题。无论是开始新设计还是解决问题，请使用XST解决方案中心来指导您获取...

评分

等级-LV1-ChipDebug

7年前发布9次阅读

错误（184057）：Fitter无法读取.mif db / .mif文件

由于Quartus®II软件版本12.1及更高版本中的问题，当您在设计中进行多次修订时，可能会看到此错误消息。选择新版本时，Quartus II软件会错误地删除不兼容的数据库，并且您会在拟合期间看到一条消息，指出存储器初始化文件（ .mif ）丢失。解决/修复方法要解...

评分

等级-LV1-ChipDebug

7年前发布20次阅读

Spartan-3 – 我在哪里可以获得ISE 6.1i的新FG320软件包的软件支持？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

7年前发布15次阅读

模拟LatticeECP3 SERDES需要哪些IBIS模型？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

7年前发布61次阅读

茵特拉根- OOBFC – 2017.4和更早的带外流程控制RX CRC错误可以在硬件中看到

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布18次阅读

Arria V Pin-Out表：已知问题

问题63759：确定2012年7月及之前所有Arria V器件的表格当配置模式为活动模式时，引脚输出文件未显示配置后DCLK可用作用户I / O.配置模式为活动模式时，DCLK可在配置后用作常规I / O引脚

评分

等级-LV1-ChipDebug

7年前发布4次阅读

8.1i ISE – 设计工具不支持Spartan-3E XC3S100E的CP132封装

问题描述关键词：Spartan3E 解决/修复方法

评分

等级-LV2-ChipDebug

7年前发布20次阅读

5.1i ISE安装-支持的操作系统有多少内存可用？

描述关键词：wine、Linux、OS、Windows、支持、内存、GB、Sun Solaris支持的5.1i-ISE操作系统存在哪些内存限制？解决方案一微软视窗：Windows 2K PRO-2GBWindows 2K服务器-2GBWindowsXP家庭-2GB通过改变Boo.ini文件，WindowsXP PRO—3 GB是可能的（对于5.1i）...

评分

等级-LV1-ChipDebug

7年前发布3次阅读

Altera是否根据实际器件操作验证其IBIS模型的运行情况？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布1次阅读

10.1.2 ISE – 在Project Navigator中启动进程时出现运行时错误

问题描述当我在Project Navigator中启动进程时，偶尔会遇到以下错误。此错误导致Project Navigator关闭： “运行时错误！” “程序：C：\ Xilinx \ 10.1 \ ISE \ bin \ nt \ _pn.exe” “此应用程序已请求Runtime以不寻常的方式终止它。有关更多信息，请联系...

评分

等级-LV1-ChipDebug

3年前更新150次阅读

紫光同创软件 Pango Design Suite (PDS) 报错 synplify.srr failed 的解决办法

如图出现如下错误只需要设置project-setting 中吧synplify改成ADS，再重新编译即可。因为默认是synplify，如果没有license。只需...

紫光同创软件 Pango Design Suite (PDS) 报错 synplify.srr failed 的解决办法-ChipDebug

紫光同创软件 Pango Design Suite (PDS) 报错 synplify.srr failed 的解决办法-ChipDebug

Pangomicro紫光同创

评分

等级-LV2-ChipDebug

7年前发布3次阅读

M1.5，HPUX 10.20：/LIB／DLD SL：未解析的符号：[VTAB]密钥：$xTyxx/Bin/HP/LbBasut.SL

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

7年前发布16次阅读

LogiCORE IP Gamma Correction v3.0 – 为什么我总是得到一个缓冲的常量接口，即使选择了双缓冲？

描述为什么我总是得到一个缓冲的常量接口，即使选择了双缓冲？解这是GUI的已知问题。 Gamma核心仅支持单缓冲常量接口。 Gamma v4.0版本中已删除了双缓冲选项。有关LogiCORE Gamma校正发行说明和已知问题的详细列表，请参阅（Xilinx答复32135）。

评分

上一页 1…949 950951952 953…1065 下一页跳转