SOC FPGA论坛首页-ChipDebug-第997页

SOC FPGA论坛首页-ChipDebug-第997页

等级-LV2-ChipDebug

7年前发布1次阅读

1.5SSPANTXL PAR除以零崩溃

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

7年前发布14次阅读

Cyclone®V器件中的有源串行配置是否可能出现故障？

您可能会遇到旋风主动串行配置失败®V器件由于数据保持时间（t DH）规范冲突。请注意，Active Serial配置故障是零时间故障，在低...

Cyclone®V器件中的有源串行配置是否可能出现故障？-ChipDebug

评分

等级-LV1-ChipDebug

7年前发布6次阅读

12.1 EDK – 错误：“ld：region ilmb_cntlr_dlmb_cntlr已满”

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

7年前发布31次阅读

6.1i PAR – “警告：时序：2721 – 时钟<>是DCM <>的输入……这违反了<>的脉冲宽度，它具有最小的低脉冲……”

问题描述关键词：PAR，警告，dcm，dll，脉冲宽度，高，低，频率，范围，无效解决/修复方法 1 如果您已检查数据表并且输入频率符合您正在使用的模式的规格，则可以忽略该警告。 2 使用在DCM的输入时钟上创建PERIOD约束的简化方法也会导致此警告。例如，以下PER...

评分

等级-LV1-ChipDebug

7年前发布31次阅读

在设置加密密钥之后，仍然可以对LATECIECP3进行编程吗？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

7年前发布59次阅读

MIG 7系列 – 如何约束sys_rst

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布9次阅读

错误：指定的选项地址（0x00000000 – 0x00000001）与页面中的SRAM对象文件数据重叠（0x00000000 – 0x00310461）

如果地址与编程数据冲突，则使用Quartus®II软件将SRAM对象文件（ .sof ）文件转换为针对CFI_64Mb器件的编程对象文件（ .pof ）时，可能会发生此错误。要解决此错误，请设置其他选项地址。在“转换编程文件”对话框中，单击“选项”，然后输入与SOF数据地址...

评分

等级-LV1-ChipDebug

7年前发布1次阅读

9.1i EDK / RTOS – 错误：错误号0x31 = 49：“无法分配请求的地址”。（参见$ INSTALL_TORNADO / target / h中的文件errno.h）“

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

7年前发布4次阅读

4.2i ngdBuff–警告：“GTYAuraRa1”的实例“UUT”属性“CHANGONBODLYOBACK”的值已被重写……

描述关键词：GT，属性，属性，NGDBuild紧迫性：标准一般描述：当一个“不可修改”属性（即“CHANONBANDDYOPEN”）被更改时，NGDBug发出以下警告：“GTyAurraaL1”的实例“UUT”属性的“CHANXBONDYOBACK”的值在未修改时被重写。属性的正确值应该是“8”。解决...

评分

等级-LV1-ChipDebug

7年前发布4次阅读

哪些Altera器件符合5.0-V PCI规范？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

7年前发布13次阅读

LogiCORE 3GPP2 Turbo卷积码编码器 – 发行说明和已知问题

问题描述本答复记录包含CORE Generator LogiCORE 3GPP2 Turbo卷积码编码器内核的发行说明和已知问题列表。针对每个版本的核心列出以下信息： - 新功能 - Bug修复 - 已知的问题 LogiCORE 3GPP2 Turbo卷积编码器休息室： http://www.xilinx.com/products/ipcen...

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

6个月前更新35次阅读

Trion DSP 原语使用问题 – 1

在使用Trion乘法器可能会遇到以下问题：
（1）[EFX-0652 ERROR] 'EFX_MULT' instance 'mult' port 'CEA' is not permanently dis...

Trion DSP 原语使用问题 - 1-ChipDebug

易灵思(Elitestek)

评分

等级-LV2-ChipDebug

7年前发布3次阅读

3.1i Webpack JTAGProgrammer-错误解析“ISP9500 DEF”

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布7次阅读

为什么早期功耗估算器（EPE）电子表格中的Cyclone V的热阻与英特尔热阻网页不匹配

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布25次阅读

Virtex-5 FIFO – 使用异步内置FIFO复位后首次读取错误

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

7年前发布10次阅读

6.1i XST – “警告：Xst：1887 – 无法安装FSM 在BRAM“

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布16次阅读

在哪里可以找到手动编辑首选项文件的语法和指南的说明？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

7年前发布8次阅读

补丁：Vivado Simulator 2014.1补丁，用于纠正波形查看器同步问题和随后的崩溃

描述本答复记录描述了一个Vivado软件2014.1补丁，用于纠正波形查看器同步问题和随后的崩溃问题。解平台： Win32 / Win64 Lin32 / Lin64 安装/使用：此修补程序将覆盖现有文件。在安装此修补程序之前，请制作原始文件和受影响目录的备份副本。 Vivado指令...

评分

等级-LV1-ChipDebug

7年前发布1次阅读

错误：“I / O错误 – 损坏的文件 .sof。“（MAX +PLUS®II9.3及更高版本）

其中一个原因也可能导致这个错误是，当你试图将一个SRAM目标文件（.sof）转换为用在命令行模式下的MAX + PLUS II软件中的原始二进制文件（.rbf）。 maxplus2 -convert -rbf " < project_name > .sof" < project_name > 转换可能第一次正常工作，...

评分

等级-LV1-ChipDebug

7年前发布1次阅读

嵌入式三态以太网MAC Wrapper v3.1 – Synplify从RGMII配置中删除IDELAYCTRL

问题描述一般问题描述：在Synplify 8.0或8.1中使用嵌入式三态以太网MAC Wrapper v3.1和RGMII接口时，Synplify会删除IDELAYCTRL模块。解决/修复方法这是一个Synplify错误，只要RDY输出保持打开状态，它就会删除IDELAYCTRL。通过将“syn_noprune”综合属性添...

评分

等级-LV2-ChipDebug

7年前发布74次阅读

XST-“错误：HDLPARSIES：817选择XXX不是本地静态表达式”

描述一般描述：当我试图在case语句中使用常量（-xxx）时，xST报告以下错误：“错误：HDLPARSIES：817选择XXX不是本地静态表达式。”解决方案该问题发生的原因如下：- case语句中的SELECT表达式不是信号。-选择表达式由某个函数组成。-选择表达式正在索引为常...

评分

等级-LV1-ChipDebug

7年前发布5次阅读

错误：“GND输入错误，错误没有接地端口”

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布12次阅读

适用于PCI Express v1.6和v1.6.1的Endpoint Block Plus Wrapper-适用于ISE 10.1初始IP更新的发行说明和已知问题（IP_10.1.0）

问题描述本发行说明和已知问题答复记录适用于ISE 10.1初始IP更新（IP_10.1.0）中发布的Endpoint Block Plus Wrapper v1.6和v1.6.1，并包含以下信息：一般信息新功能 Bug修复已知的问题有关安装说明，一般CORE Generator已知问题和设计工具要求，请参阅“IP版...

评分

等级-LV1-ChipDebug

5个月前更新25次阅读

已解决刚下载的软件小白打开工程文件报错，这哪出问题了

刚下载的软件小白打开工程文件报错，这哪出问题了-ChipDebug

评分

等级-LV2-ChipDebug

7年前发布1次阅读

VIETEX – VIETEX器件具有用于工程样品的高电流拉伸的潜力

描述以下的ViTeX器件有可能在电源首次应用于器件时产生高电流吸收：V100-ES、V200—ES、V300—ES、V800—ES和V1000ES解决方案当VCCNT电源升至1.70V以上时，该电流将降低到正常配置电流的100mA。这个问题不存在于生产零件上。Device Max电流牵引法------------...

评分

等级-LV1-ChipDebug

7年前发布6次阅读

为什么我的Arria 10 SoC器件无法进行边界扫描测试

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

7年前发布11次阅读

12.1 iMPACT – 在SVF模式下禁用Virtex-6 FPGA间接SPI编程

问题描述在SVF模式下禁用Virtex-6 FPGAindirect SPI编程。解决/修复方法这将在iMPACT 12.2中启用。

评分

等级-LV1-ChipDebug

7年前发布14次阅读

5.2isp1 IBISWriter – Spartan-IIE LVCMOS 2.5V没有可用的缓冲模型

问题描述关键词：IBIS，写入器，IBISWriter，Spartan-IIE，缓冲器，模型，LVCMOS，2.5V，LVCMOS2，LVCMOS25 解决/修复方法 http://support.xilinx.com/xlnx/xil_sw_updates_home.jsp http://www.xilinx.com/txpatches/pub/swhelp/ise5_updates/16806.zip

评分

等级-LV1-ChipDebug

7年前发布21次阅读

我的应用需要辐射硬化包装，我有哪些选择？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

7年前发布24次阅读

时钟向导v5.1 – Vivado 2014.1 Rev 2 – 发行说明和已知问题

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

上一页 1…995 996997998 999…1063 下一页跳转