首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
PCB设计
帖子 157
互动 1
阅读 3882
PCB(Printed Circuit Board,印制电路板)是电子设备的核心组成部分,用于机械支撑和电气连接电子元器件。通过在绝缘基材上设计导电路径(铜箔线路)和焊盘,PCB将元器件连接成一个完整的电路系统。PCB设计是将电路原理图转化为实际可制造的电路板的过程,涉及原理图绘制、布局布线、信号完整性分析以及生产文件生成等环节。优秀的PCB设计不仅能提高电路性能,还能降低生产成本,广泛应用于消费电子、通信设备、汽车电子等领域。
超级版主
发布
全部
最新发布
最新回复
热门
精华
inner
2个月前更新
8次阅读
关注
cadence SPB17.4 – 取消(删除)扇出
前言
试了一下芯片扇出的功能,现在不想要扇出了,照着线索试了一下,可以。
实验
先扇出一下
+11
评分
1
分享
ICMaker
2个月前更新
115次阅读
关注
Cadence Allegro 如何修改板框大小
1.PCB在画制的时候,如果没有很硬性的确定板子的大小,一般在初期都会设置的大一些,布完局在修改PCB板框的大小2.在Allegro中,...
评分
回复
分享
Ordinary
2个月前更新
13次阅读
关注
Allegro Class分类和Subclass应用
在Allegro软件中,Class和SubcClass是一个相对新的专业术语,这里单独拿一节出来给大家讲解一下。相信不少画过PCB的读者也许跟笔...
+18
评分
回复
分享
Cryingcat
15天前更新
2次阅读
关注
Allegro PCB对多个元件整体移动
选中点击Edit中的Move(或者点击自定义的移动快捷键)
选择options中point的user pick,如下图所示:
左键框选多个元器件进行旋...
评分
回复
分享
yuanxiaowa
2个月前更新
33次阅读
关注
Cadence复用电路原理图及其PCB布局
前言
有些电路原理图是固定的,PCB布局也大体固定。这时候就会想,如果能把原理图和PCB布局联合起来就好了,画好原理图后,画PCB...
+17
评分
回复
分享
ICMaker
2个月前更新
6次阅读
关注
Allegro 中位号重新排序及回标到orcad CIS 中的方法
1.执行Logic-Auto Rename Refdes,Rename如图所示2.在上一步中,会产生一个 rename.log 的文件,用记事本打开,可以看到相应...
+1
评分
回复
分享
Cryingcat
15天前更新
2次阅读
关注
Cadence Allegro PCB如何取消走线记忆功能?
Cadence Allegro PCB如何取消走线记忆功能?
问题描述:
在设计过程中,有时可能会Options侧边栏中手动修改走线线宽,但Allegro P...
评分
回复
分享
willansb502
2个月前更新
25次阅读
关注
电源完整性之Cadence Sigrity Power DC_IR_Drop仿真
之前和大家分享过电源完整性之仿真设计原理链接: link.今天接着上一篇文章总结一下电源直流压降的的仿真操作流程及一些simulatio...
+17
评分
回复
分享
Ordinary
2个月前更新
7次阅读
关注
Cadence Allegro 如何添加Artwork光绘底片文件?
Allegro 输出Gerber文件之前是必须要设置好Artwork底片文件的,Artwork底片文件包括丝印层(SILKSCREEN)底片、钢网层(PASTEMAS...
+1
评分
回复
分享
ICMaker
2个月前更新
17次阅读
关注
Cadence Allegro PCB设计88问解析(十四) 之 Allegro中库路径设置方法
大家在进行Layout设计时,最重要就是导入网表,放入元器件,然后进行走线。那其中的元器件就是今天和大家分享的一点,不管是阻容...
+3
评分
回复
分享
Ordinary
2个月前发布
6次阅读
关注
Cadence allegro 制作封装常用的命令
写一下做封装常用的命令:(1)File -- create symbol用于创建psm文件,一般建好封装会自动生成create device用于第三方网表,导...
评分
回复
分享
Cryingcat
2个月前更新
3次阅读
关注
DDR3布线规则
DDR3布线规则 DDR信号的构成 简单分个类 阻抗特性 走线 间距
DDR信号的构成
以三星DDR3内存颗粒为例:
信号名
评分
回复
分享
Ordinary
2个月前发布
2次阅读
关注
Cadence allegro 设计一个做封装的模板
设计封装我们用PCB Editor或Package Designer都行(1)点击File--new--package symbol,给个名字,例如:tem;(2)接下来设置参数(...
评分
回复
分享
Cryingcat
2个月前更新
24次阅读
关注
DDR3设计总结
使用 2 片 16bits 的 DDR3和 4 片 8bits DDR3(双面贴片)
拓扑结构与 2 片 DDR 的要求基本一致,在此重点说明4片DDR...
+5
评分
回复
分享
Ordinary
2个月前发布
113次阅读
关注
Cadence Allegro设计过孔Via教程
在PCB设计中,常用的过孔规格主要为Via8*16,Via10*18,Via12*20,Via16*24(少用),最小可做到Via8*14。这里我们的单位默认为m...
评分
回复
分享
ICMaker
2个月前更新
8次阅读
关注
Cadence Allegro PCB设计88问解析(十五) 之 Allegro中如何替换过孔类型
当我们在进行PCB设计,最常用的两种命令就是走线(Add connect)和打孔(Add via)。通过这两个命令进行layout换层。其中在打孔...
+2
评分
回复
分享
Ordinary
2个月前发布
2次阅读
关注
Allegro 使用技巧
这几个分别是通用,布局,布线。右键不一样,注意区别,最后一个是修剪直角。Allegro技巧有太多了,就先选择我们会用到的10个类...
+3
评分
回复
分享
Ordinary
2个月前发布
2次阅读
关注
Allegro快捷键
首先说明一下环境变量文件(evn文件),环境变量文件有两个,它们分别在系统盘的根目录下的pcbevn 目录中(比如系统在 C 盘,那么 evn 文件将在 c:\pcbevn 下)和程序安装路径下(如Cadence 设计系统程序安装在 D:\Cadence 下,则 evn 文件将在D:\Cadence\PSD...
评分
回复
分享
Ordinary
2个月前发布
10次阅读
关注
ALLEGRO 问题累积 | 转载
一、群组布线;群组布线包括总线布线和一次布多外Trance.1.一次布多个Trance .鼠标左键进行选择多外PIN,或VIA. 同时可以在布线过程中用右键切换到单线模式。群组布线只能在一个层中, 不允许打过孔。也可以在群组布线过程中,右键,“CHANGE Control Trace”Ca...
评分
回复
分享
ICMaker
2个月前更新
54次阅读
关注
Cadence Allegro PCB设计88问解析(十六) 之 Allegro中shape(铜皮)操作使用(1)
上次和大家分享了Allegro中替换过孔的操作,在PCB的设计中,除了走线和过孔,还有一个重要的命令就是shape。Shape也就是我们说的...
+2
评分
回复
分享
willansb502
2个月前更新
5次阅读
关注
电源完整性之同步开关噪声SSN
造成电源完整性的问题有很多,之前也和大家分享过一些。但这些问题都不是独立的,他们之间的原理是互通,可能解决了这个问题另外一个问题就解决了。今天和大家一起简单分享关于同步开关噪声SSN的理解
1.同步开关噪声定义
同步开关噪声Simultaneous Switch Noi...
评分
回复
分享
willansb502
2个月前更新
3次阅读
关注
信号完整性之浅谈理解(七)
之前和大家分享过一些信号完整性的东西,包括串扰、阻抗、S参数等,这些可能相对的独立,每个都是基本的概念。那如果我们分析信...
评分
回复
分享
willansb502
2个月前更新
9次阅读
关注
浅谈—IBIS入门理解
1.IBIS简介
IBIS(Input/Output Buffer Information Specification):输入输出缓冲器,是一个行为级模型,描述的是电压与电流、电...
+2
评分
回复
分享
yzllee
2个月前发布
6次阅读
关注
创建PCB封装库的时候Solder Mask到底要不要外扩
我们创建PCB封装库的时候,Solder Mask层的设置到底要不要外扩,因为老wu之前发不过的几篇文章有讲到Solder Mask的设置问题(为...
评分
回复
分享
inner
2个月前更新
6次阅读
关注
Cadence Allegro如何设置撤销步数?
问题描述:Cadence Allegro如何设置撤销步数?
设置方法:
1、打开Setup—User preferences,如下图所示:
2、 点击打开Ui文件夹...
评分
回复
分享
ICMaker
2个月前更新
12次阅读
关注
Cadence Allegro PCB设计88问解析(十七) 之 Allegro中焊盘的全连接和花焊盘
上一篇文章和大家分享了关于铜皮shape的一些基本操作。我们进行铺铜是为了连接网络(焊盘、过孔等),一般都是GND或者电源网络。Sh...
+3
评分
回复
分享
willansb502
2个月前更新
7次阅读
关注
信号完整性之串扰(四)
一、串扰的概念
串扰是两条信号线之间的耦合、信号之间的互感和互容引起的。当信号在传输线上传播时,相邻信号线之间由于电磁场...
+2
评分
回复
分享
jenmyliu
2个月前更新
6次阅读
关注
[经验] Allegro极坐标布局方法
本人使用allegro工具已有2年之久,深深了解到工具是帮助你快速解决问题的利刃,需要充分了解工具的性(功)能,方可游刃有余,有...
+5
评分
回复
分享
ICMaker
2个月前更新
134次阅读
关注
Cadence Allegro PCB设计88问解析(十八) 之 Allegro中差分规则设置
我们在进行layout设计时,进行会遇到差分信号的layout,像USB和HDMI等,是需要控制阻抗的,那么我们在走线的时候,也需要从电器...
+6
评分
回复
分享
willansb502
2个月前更新
64次阅读
关注
电源完整性之Cadence Sigrity Power SI_AC阻抗仿真
之前和大家分享过电源完整性之仿真设计原理链接: [link](https://blog.csdn.net/weixin_41808082/article/details/117065140?spm...
+9
评分
回复
分享
1
2
3
…
6
下一页
分享
PCB设计
PCB(Printed Circuit Board,印制电路板)是电子设备的核心组成部分,用于机械支撑和电气连接电子元器件。通过在绝缘基材上设计导电路径(铜箔线路)和焊盘,PCB将元器件连接成一个完整的电路系统。PCB设计是将电路原理图转化为实际可制造的电路板的过程,涉及原理图绘制、布局布线、信号完整性分析以及生产文件生成等环节。优秀的PCB设计不仅能提高电路性能,还能降低生产成本,广泛应用于消费电子、通信设备、汽车电子等领域。
发布
关注
帖子
157
互动
1
阅读
3882
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则