首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
PCB设计
帖子 171
互动 1
阅读 7559
PCB(Printed Circuit Board,印制电路板)是电子设备的核心组成部分,用于机械支撑和电气连接电子元器件。通过在绝缘基材上设计导电路径(铜箔线路)和焊盘,PCB将元器件连接成一个完整的电路系统。PCB设计是将电路原理图转化为实际可制造的电路板的过程,涉及原理图绘制、布局布线、信号完整性分析以及生产文件生成等环节。优秀的PCB设计不仅能提高电路性能,还能降低生产成本,广泛应用于消费电子、通信设备、汽车电子等领域。
超级版主
发布
全部
最新发布
最新回复
热门
精华
chipdebug
10天前更新
9次阅读
关注
精
orcad capture CIS 修改整体或个别元件的色彩
整体元件的色彩修改方法如下:要像下图这样更改个别元件的色彩方法如下:
评分
回复
分享
inner
11天前更新
7次阅读
关注
精
制作Orcad的变种BOM(Variant BOM)
通常在Orcad中画的原理图并不只是用于一款产品。例如一个控制器原理图,可能对应着许多款子产品线,而这些子产品线之...
+18
评分
回复
分享
Ordinary
22天前更新
3次阅读
关注
精
Allegro——板框设计 – 苍月代表我 – 博客园
一、认识板框所在的层
我们现在使用的是17.4的版本,在Design_outline这个层定义板框就可以了
二、PCB板框自己定义
1、画个矩形...
+10
评分
回复
分享
ii1397
4个月前更新
46次阅读
关注
Cadence Allegro PCB设计88问解析(二十一) 之 Allegro中更新器件封装(Footprint)
一个学习信号完整性仿真的layout工程师今天和大家简单介绍Allegro中如何更新PCB封装,在我们导入原理图网表,PCB的封装是必不可...
+3
评分
回复
分享
ICMaker
4个月前更新
7次阅读
关注
Cadence Allegro如何设置差分对
PCB布线中,有着许多需要注意的点,比如:1.高频时钟线需要蛇形走线2.有些信号线需要设置差分对,差分走线今天就来说一说如何在P...
+1
评分
回复
分享
willansb502
4个月前更新
6次阅读
关注
刘小同学 常谈 之 参考平面对于layout影响
我们常说的layout走线需要参考平面,是地平面还是电源平面或者其他,是完整还是不完整,有何影响,以下小小的仿真演示一下:
1....
+5
评分
回复
分享
wanakaka
4个月前更新
58次阅读
关注
AD等长设计及xSignal设置
AD等长设计
工具介绍
xSignal Wizard在单一源元件和多个目标元件之间创建xSignal。Wizard使用一种面向元件的方法识别潜在的xSign...
+17
评分
回复
分享
ICMaker
4个月前更新
6次阅读
关注
Allegro学习笔记
Find栏对象含义:Symbols:器件;Nets:网络;Pins:封装的管脚;Vias:过孔;Clines:一整段连续的电气走线;Lines:一整段连续的丝印走线;Shapes:铜皮;Voids:被挖的铜皮区域轮廓;Cline segs:一小段电气走线;Other segs:一小段丝印走线;DRC errors...
评分
回复
分享
ICMaker
4个月前更新
57次阅读
关注
Cadence Allegro PCB设计88问解析(二十八) 之 Allegro中使用Anti Etch分割平面
最近看到关于Anti Etch的设置,因为本人之前在layout设计是使用过这个命令。后来去到别的公司就不用了,从网上看到说这个命令是...
+2
评分
回复
分享
ii1397
4个月前更新
53次阅读
关注
Cadence Allegro PCB设计88问解析(二十二) 之 Allegro中放入元器件
第一步:添加版外形outline我们在放入元器件之前要有一个outline,以便于器件摆放。如果我们有结构给的图纸外形,可以按照他们的...
评分
回复
分享
ICMaker
4个月前更新
9次阅读
关注
Cadence Allegro PCB中误删封装丝印如何恢复
今天教大家通过Allegro16.6版本中Refresh Symbol Instance功能更新封装。我们在设计项目过程中,有些时候由于误操作删除了元件封...
评分
回复
分享
willansb502
4个月前更新
6次阅读
关注
刘小同学 常谈 之 为什么不建议晶振放在板边
为什么不建议晶振放在板边
辐射原理:从PCB布局可以看出,如果晶体正好布置在了PCB边缘,当产品放置与辐射发射的测试环境中时,...
评分
回复
分享
jenmyliu
4个月前更新
29次阅读
关注
PCB板材组成详解
覆铜板,又名PCB基材(见下图)
将增强材料(玻璃纤维布)浸以环氧树脂(pp片),一面或两面覆以铜箔,经热压而成的一种板状材料,称为...
+3
评分
回复
分享
ICMaker
4个月前更新
22次阅读
关注
allegro怎么让原理图和PCB交互布线
问题描述:在使用allegro对原理图进行PCB设计时,有时为了查找元器件方便,等等其它原因,我们可以设置原理图和PCB交互布线。基...
+5
评分
回复
分享
ii1397
4个月前更新
36次阅读
关注
Cadence Allegro PCB设计88问解析(二十三) 之 Allegro中设置禁止走线打孔区域(添加Route keepout和Via keepout)
Route Keepout和Via Keepout是在PCB设计中经常遇到的两个概念,也就是禁止布线和打孔。一般我们在一些高速信号的连接器的焊盘下...
评分
回复
分享
willansb502
4个月前更新
94次阅读
关注
Allegro 中层叠结构菜单说明, plane和conduct区别
1.执行Setup-Cross-section命令,如图所示**Subclass Name:**是该层的名称,可以按照自己的需要来填写。**Type :**选择该层的...
评分
回复
分享
ICMaker
4个月前更新
32次阅读
关注
精
Allegro PCB中如何给单个焊盘添加十字花连接属性
**Allegro PCB中如何给单个焊盘添加十字花连接属性** 在PCB常规设计下,整板铜皮与焊盘的连接方式已经在Sbapa菜单栏下的Global...
+1
评分
回复
分享
willansb502
4个月前更新
19次阅读
关注
AD 差分线规则设置 – MyBooks – 博客园
首先在原理图中将差分线对用差分符号进行标记,place -> Directives ->Differerntial Pair,放置在差分线上,
注意网络命...
+22
评分
回复
分享
ii1397
4个月前更新
2次阅读
关注
Cadence Allegro PCB设计88问解析(二十四) 之 Allegro中互换器件的位置
一个学习信号完整性的layout工程师
在器件布局是经常会发现器件的位置相反或者错位,尤其是在一些串联电阻或者并联一些防护器件...
评分
回复
分享
inner
11天前更新
10次阅读
关注
精
Cadence Allegro使用”Allegro Productivity Toolbox”实现丝印自动调整
1,打开PCB时候勾选“Allegro Productivity Toolbox”的产品选项:2,打开“Manufacture-->Lable Tune”的对话框,可进行如下...
+1
评分
回复
分享
jenmyliu
4个月前更新
27次阅读
关注
AntiPad反焊盘越大,过孔阻抗跌落就越小
AntiPad反焊盘越大,过孔阻抗跌落就越小
AntiPad就是通常我们所说反焊盘。下图的为一对差分线过孔,在GND平面的图。
过孔到铜皮...
评分
回复
分享
ICMaker
4个月前更新
38次阅读
关注
Allegro删除shape void操作方法
Allegro删除shape void操作方法在lay板过程中,要修改已经画好的板卡,器件一直无法删除某中间层,提示无法删除,该层有shape vo...
评分
回复
分享
ICMaker
4个月前更新
20次阅读
关注
Cadence Allegro PCB中误删封装丝印如何恢复
今天教大家通过Allegro16.6版本中Refresh Symbol Instance功能更新封装。我们在设计项目过程中,有些时候由于误操作删除了元件封...
评分
回复
分享
ii1397
4个月前更新
20次阅读
关注
Cadence Allegro PCB设计88问解析(二十五) 之 Allegro中交换pin网络(交换器件引脚)
一个学习信号完整性的layout工程师
在layout设计中经常会有一些mipi或者lvds等差分走线,往往都是信号的一段是主控器件,另一端...
评分
回复
分享
ICMaker
4个月前更新
37次阅读
关注
Cadence Allegro16.6 PCB检查事项
在生成光绘文件之前,需要常规检查pcb板的相关事项目录1.检查器件是否全部放置完和连接是否全部连接。2.检查Dangling lines、Via...
评分
回复
分享
ICMaker
4个月前更新
88次阅读
关注
Cadence Allegro如何快速对齐器件
Cadence Allegro如何快速对齐器件PCB设计过程中有一个环节是器件布局,器件的布局不但考虑电路的连通性,同时也考虑美观性,艺术...
评分
回复
分享
ii1397
4个月前更新
6次阅读
关注
Cadence Allegro PCB设计88问解析(二十六) 之 Allegro中快速连接近点飞线(Derive connectivity命令)
一个学习信号完整性的layout工程师
在进行设计PCB时,经常会复用之前的参考设计,或者将其中的某一模块copy过来。因为之前的设计...
评分
回复
分享
jenmyliu
4个月前更新
161次阅读
关注
【Cadence】Allegro16.6过孔的基本操作
1.添加过孔
allegro没有单独 放过过孔的功能,只有布线的时候 双击添加过孔。或者通过复制粘贴方式放置。
如果在铺铜上添加过孔...
+2
评分
回复
分享
ICMaker
4个月前更新
5次阅读
关注
Allegro进行DRC检查如何定位坐标
1.进行DRC检查2.可以看到出问题的坐标,但是由于没有元器件,所以不知道具体位置在哪,可以先选择Add line,然后输入坐标即可定...
评分
回复
分享
ICMaker
4个月前更新
44次阅读
关注
Allegro 中利用Z-Copy命令绘制Route_Keepin/Route_Keepout等层的方法
1.若图形是闭合的,则可以直接用Z-Copy命令绘制,若图形不是闭合的,需要先利用Shape-Compose Shape命令将线段合成为一个完整闭...
评分
回复
分享
上一页
1
2
3
4
5
6
下一页
分享
PCB设计
PCB(Printed Circuit Board,印制电路板)是电子设备的核心组成部分,用于机械支撑和电气连接电子元器件。通过在绝缘基材上设计导电路径(铜箔线路)和焊盘,PCB将元器件连接成一个完整的电路系统。PCB设计是将电路原理图转化为实际可制造的电路板的过程,涉及原理图绘制、布局布线、信号完整性分析以及生产文件生成等环节。优秀的PCB设计不仅能提高电路性能,还能降低生产成本,广泛应用于消费电子、通信设备、汽车电子等领域。
发布
关注
帖子
171
互动
1
阅读
7559
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则