首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
PCB设计
帖子 175
互动 3
关注 1
PCB(Printed Circuit Board,印制电路板)是电子设备的核心组成部分,用于机械支撑和电气连接电子元器件。通过在绝缘基材上设计导电路径(铜箔线路)和焊盘,PCB将元器件连接成一个完整的电路系统。PCB设计是将电路原理图转化为实际可制造的电路板的过程,涉及原理图绘制、布局布线、信号完整性分析以及生产文件生成等环节。优秀的PCB设计不仅能提高电路性能,还能降低生产成本,广泛应用于消费电子、通信设备、汽车电子等领域。
超级版主
发布
全部
最新发布
最新回复
热门
精华
willansb502
5个月前更新
20次阅读
关注
allegro设置快捷键
allegro设置快捷键一、快捷键设置二、env文件在哪里?三、加入自己设置的快捷方式F1 is normally reserved by the system for He...
评分
回复
分享
willansb502
5个月前更新
3次阅读
关注
PCB设计之散热
对于电子设备来说,工作时都会产生一定的热量,从而使设备内部温度迅速上升,如果不及时将该热量散发出去,设备就会持续的升温,...
+6
评分
回复
分享
yuanxiaowa
5个月前更新
54次阅读
关注
Cadence复用电路原理图及其PCB布局
前言
有些电路原理图是固定的,PCB布局也大体固定。这时候就会想,如果能把原理图和PCB布局联合起来就好了,画好原理图后,画PCB...
+17
评分
回复
分享
chipdebug
5个月前更新
31次阅读
关注
allegro显示管脚编号的三种方法
最麻烦的方法2. 跟上一种方法一样,只是开关更方便3. 先设置setup-->datatip-->customization然后
+3
评分
回复
分享
wanakaka
5个月前更新
153次阅读
关注
Cadence17.2 > Allegro > 检查PCB Layout信号线组等长及查看delay
目录
第一步:选择Cmgr图标:
第二步:双击Net下面的Relative Propagation Delay
第三步:右键点击Dsn行,选择Analyze,然后就可...
评分
回复
分享
wanakaka
5个月前更新
6次阅读
关注
cadence – 在allegro中出报告(Padstack Usage Report)来辅助制作orcad原理图封装
文章目录 cadence - 在allegro中出报告(Padstack Usage Report)来辅助制作orcad原理图封装 概述 笔记 做PCB封装 出报告 - Padsta...
+12
评分
回复
分享
wanakaka
5个月前更新
5次阅读
关注
Cadence 16.6 Allegro中Static Phase和Relative Propagation Delay的区别
目录
1. 使用Relative Propagation Delay约束差分线TX+_GP0和TX-_GP0
2. 使用Static Phase约束差分线TX+_GP0和TX-_GP0
3. 几点结...
+1
评分
回复
分享
wanakaka
5个月前更新
114次阅读
关注
ALLEGRO等长时如何将PIN DELAY和VIA长度计算在内
在PCB设计中,对于时序要求严格的线路,Via和IC pin delay的长度必须得到重视,通过下面的操作,可将Via和Pin delay加入到线路长...
评分
回复
分享
wanakaka
5个月前更新
196次阅读
关注
Cadence(九)17.4规则与间距设置
目录
1.布线规则
2.NECK走线
3.差分走线相关设置
+11
评分
回复
分享
wanakaka
5个月前更新
209次阅读
关注
Allegro 设置Spacing间距规则汇总
废话不多说,直接上图说明:
因为allegro约束规则还是比较细致,特别是间距规则设置比较多,所以一定要搞明白。
1.差分对的对内...
+2
评分
回复
分享
wanakaka
5个月前更新
79次阅读
关注
AD等长设计及xSignal设置
AD等长设计
工具介绍
xSignal Wizard在单一源元件和多个目标元件之间创建xSignal。Wizard使用一种面向元件的方法识别潜在的xSign...
+17
评分
回复
分享
wanakaka
5个月前更新
216次阅读
关注
AD20差分线等长布线的方法
AD20差分线等长布线的方法 一、 设置差分线 前提 原理图 PCB 二、 等长等距设置
一、 设置差分线
前提
差分线的设置仅仅是为了在...
+5
评分
回复
分享
wanakaka
5个月前更新
44次阅读
关注
Cadence Allegro Xnet的创建详细教程
Xnet是指在无源器件的两端,两个不同的网络,但是本质上其实是同一个网络的这种情况。比如一个源端串联电阻或者串容两端的网络。...
+2
评分
回复
分享
jenmyliu
5个月前更新
23次阅读
关注
Allegro技巧:删除dangling线
在PCB布线结束之后,一项重要的检查内容就是检查是否有多余的悬吊线和过孔。通过Tools-Quick reports中的dangling lines, vias and Antenna Report项来进行检查。一般来说我们只需要关注前两项即可,第三项不需要过多考虑,去除的必要性不大,成本很高。
这里...
评分
回复
分享
jenmyliu
5个月前更新
2次阅读
关注
Allegro保存时会提示是否覆盖解决办法
allegro每次保存会提示是否覆盖,极为讨厌,可以在设置中将其关闭即可。方法如下:
评分
回复
分享
jenmyliu
5个月前更新
31次阅读
关注
allegro设置自动保存方法
utosave:是否开启自动保存,若需要开启,请将其选中autosave_dbcheck:自动保存前是否进行dbcheck,选中保存时间可能会长...
评分
回复
分享
jenmyliu
5个月前更新
32次阅读
关注
浅谈Allegro进行DRC检查报错:Package to Package Spacing
Allegro设计PCB文件的时候,进行DRC检查,如果报错:Package to Package Spacing ,是否会影响实际使用,实践经验表明不影响。
1...
评分
回复
分享
jenmyliu
5个月前更新
95次阅读
关注
Allegro修改元件封装管脚序号
对于用Allegro画PCB来说,其中画元件封装是最头疼的事,100个芯片就有100种封装,况且要从焊盘画起,自从有了“封装生成器”,画...
+10
评分
回复
分享
jenmyliu
5个月前更新
39次阅读
关注
Allegro PCB对line等对象进行换层
使用change命令,在Find面板中勾选对象,例如是line,
在Options面板中的subclass中选择需要换层的对象:
注意上述方法只是针对C...
评分
回复
分享
jenmyliu
5个月前更新
27次阅读
关注
[经验] Allegro极坐标布局方法
本人使用allegro工具已有2年之久,深深了解到工具是帮助你快速解决问题的利刃,需要充分了解工具的性(功)能,方可游刃有余,有...
+5
评分
回复
分享
Ordinary
5个月前发布
24次阅读
关注
ALLEGRO 问题累积 | 转载
一、群组布线;群组布线包括总线布线和一次布多外Trance.1.一次布多个Trance .鼠标左键进行选择多外PIN,或VIA. 同时可以在布线过程中用右键切换到单线模式。群组布线只能在一个层中, 不允许打过孔。也可以在群组布线过程中,右键,“CHANGE Control Trace”Ca...
评分
回复
分享
Ordinary
5个月前发布
7次阅读
关注
Allegro快捷键
首先说明一下环境变量文件(evn文件),环境变量文件有两个,它们分别在系统盘的根目录下的pcbevn 目录中(比如系统在 C 盘,那么 evn 文件将在 c:\pcbevn 下)和程序安装路径下(如Cadence 设计系统程序安装在 D:\Cadence 下,则 evn 文件将在D:\Cadence\PSD...
评分
回复
分享
Ordinary
5个月前发布
3次阅读
关注
Allegro 使用技巧
这几个分别是通用,布局,布线。右键不一样,注意区别,最后一个是修剪直角。Allegro技巧有太多了,就先选择我们会用到的10个类...
+3
评分
回复
分享
Ordinary
5个月前发布
482次阅读
关注
Cadence Allegro设计过孔Via教程
在PCB设计中,常用的过孔规格主要为Via8*16,Via10*18,Via12*20,Via16*24(少用),最小可做到Via8*14。这里我们的单位默认为m...
评分
回复
分享
Ordinary
5个月前发布
12次阅读
关注
Cadence allegro 设计一个做封装的模板
设计封装我们用PCB Editor或Package Designer都行(1)点击File--new--package symbol,给个名字,例如:tem;(2)接下来设置参数(...
评分
回复
分享
Ordinary
5个月前发布
18次阅读
关注
Cadence allegro 制作封装常用的命令
写一下做封装常用的命令:(1)File -- create symbol用于创建psm文件,一般建好封装会自动生成create device用于第三方网表,导...
评分
回复
分享
Ordinary
5个月前更新
14次阅读
关注
Cadence Allegro 如何添加Artwork光绘底片文件?
Allegro 输出Gerber文件之前是必须要设置好Artwork底片文件的,Artwork底片文件包括丝印层(SILKSCREEN)底片、钢网层(PASTEMAS...
+1
评分
回复
分享
Ordinary
5个月前更新
28次阅读
关注
Allegro Class分类和Subclass应用
在Allegro软件中,Class和SubcClass是一个相对新的专业术语,这里单独拿一节出来给大家讲解一下。相信不少画过PCB的读者也许跟笔...
+18
评分
回复
分享
Ordinary
5个月前更新
21次阅读
关注
allegro层定义
文章目录1.art和pgp 信号层和电源层2.adb和adt3.drill钻孔1.art和pgp 信号层和电源层在Allegro软件中,ART(Artwork)和PGP(Pla...
评分
回复
分享
Ordinary
5个月前更新
6次阅读
关注
我的快捷键 ALLEGRO
C:\Cadence\SPB_16.6\share\pcb\text用户变量文件的位置,通过系统环境变量设置:系统属性-高级-环境变量,其中的Home值就是env所在目录。要注意的是,这里也有两个变量,一个 是用户变量一个是系统变量,在用户变量里设置了Home之后就不需要在系统变量里再设...
评分
回复
分享
上一页
1
2
3
4
5
6
下一页
1人已关注
分享
PCB设计
PCB(Printed Circuit Board,印制电路板)是电子设备的核心组成部分,用于机械支撑和电气连接电子元器件。通过在绝缘基材上设计导电路径(铜箔线路)和焊盘,PCB将元器件连接成一个完整的电路系统。PCB设计是将电路原理图转化为实际可制造的电路板的过程,涉及原理图绘制、布局布线、信号完整性分析以及生产文件生成等环节。优秀的PCB设计不仅能提高电路性能,还能降低生产成本,广泛应用于消费电子、通信设备、汽车电子等领域。
发布
关注
帖子
175
互动
3
阅读
1.1W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则