首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
PCB设计
帖子 73
阅读 430
PCB(Printed Circuit Board,印制电路板)是电子设备的核心组成部分,用于机械支撑和电气连接电子元器件。通过在绝缘基材上设计导电路径(铜箔线路)和焊盘,PCB将元器件连接成一个完整的电路系统。PCB设计是将电路原理图转化为实际可制造的电路板的过程,涉及原理图绘制、布局布线、信号完整性分析以及生产文件生成等环节。优秀的PCB设计不仅能提高电路性能,还能降低生产成本,广泛应用于消费电子、通信设备、汽车电子等领域。
超级版主
发布
全部
最新发布
最新回复
热门
精华
ICMaker
12小时前更新
2次阅读
关注
Allegro PCB中如何给单个焊盘添加十字花连接属性
**Allegro PCB中如何给单个焊盘添加十字花连接属性** 在PCB常规设计下,整板铜皮与焊盘的连接方式已经在Sbapa菜单栏下的Global...
+1
评分
回复
分享
ICMaker
12小时前更新
3次阅读
关注
Cadence Allegro PCB中误删封装丝印如何恢复
今天教大家通过Allegro16.6版本中Refresh Symbol Instance功能更新封装。我们在设计项目过程中,有些时候由于误操作删除了元件封...
评分
回复
分享
ICMaker
12小时前更新
5次阅读
关注
Allegro学习笔记
Find栏对象含义:Symbols:器件;Nets:网络;Pins:封装的管脚;Vias:过孔;Clines:一整段连续的电气走线;Lines:一整段连续的丝印走线;Shapes:铜皮;Voids:被挖的铜皮区域轮廓;Cline segs:一小段电气走线;Other segs:一小段丝印走线;DRC errors...
评分
回复
分享
ii1397
12小时前更新
2次阅读
关注
AXI协议为什么会有4KB的Boundary
AXI协议不允许一次突发跨越4KB地址边界的原因可能跟当时的有些操作系统规定最小的文件就是4KB有关,AHB协议的1KB地址边界限制同样很可能跟早期的操作系统限制也有关系。AXI 协议中的 4KB 限制主要体现在地址边界和突发传输方面,以下是具体介绍:4KB 边界的定...
评分
回复
分享
chipdebug
12小时前更新
6次阅读
关注
orcad所有同名信号网络高亮的方法
下面这个方法我个人更喜欢一 点,可以真的实现全部高亮它会自动搜索同名网络高亮,并在界面中显示查找到的信息
评分
回复
分享
ICMaker
12小时前更新
55次阅读
关注
Cadence Allegro 如何修改板框大小
1.PCB在画制的时候,如果没有很硬性的确定板子的大小,一般在初期都会设置的大一些,布完局在修改PCB板框的大小2.在Allegro中,...
评分
回复
分享
ICMaker
12小时前更新
38次阅读
关注
Allegro show elements 或者show measure 不弹窗问题
参考allegro官方论坛的回复。https://community.cadence.com/cadence_technology_forums/pcb-design/f/pcb-design/26239/allegro-does-not-show-the-measurement-dialog-box找到您的 PCBENV 文件夹并删除 allegro.geo 文件。重新打开 Allegro 并查看 GUI 是否...
1
回复
分享
ICMaker
12小时前更新
49次阅读
关注
Cadence allegro 17.4 怎样单独关闭各层的铜皮?
在使用Allegro进行布线的时候,如果各层的铺铜都打开的话,走线不容易看的清楚,尤其是对于多层板和多个走线层来说,大面积普通...
+2
评分
回复
分享
ICMaker
12小时前更新
16次阅读
关注
Cadence Allegro如何铜皮进行外扩和内缩
在Cadence Allegro软件中,对铜皮进行外扩或者内缩是非常容易实现的,设置方法如下:1、打开Setup菜单栏下的Application Mode选...
评分
回复
分享
ICMaker
12小时前更新
9次阅读
关注
Allegro Find 属性说明
Groups(将1个或多个元件设定为同一组群)Comps(带有元件序号的Allegro元件)Symbols(所有电路板中的Allegro元件)Functions(一组元件中的一个元件)Nets(一条导线)Pins(元件的管脚)Vias(过孔或贯穿孔)Clines(具有电气特性的线段:导线到导线;导线到过...
1
回复
分享
ICMaker
12小时前更新
42次阅读
关注
Cadence allegro 17.4 PCB DRC检查
1、检查连接是否全部完成选择菜单 “Display—Status” 如图1-1 所示。查看图 1-1 中标记处是否为“0%”。2、检查Dangling Lines...
+2
评分
回复
分享
ICMaker
12小时前更新
44次阅读
关注
Cadence Allegro:Class与Sub Class概念
在Allegro软件中,将设计的内容按照其所表达的意义分成不同的大类(Class),在Class下面细分为子类(Sub Class)。你想要在该PC...
+15
评分
回复
分享
chipdebug
12小时前更新
7次阅读
关注
Orcad快捷键
CIS Explore Ctrl+Tab 切换到原理图页面而不关闭CIS ExploreCIS Explore Ctrl+Shift+Tab 切换到原理图页面而不关闭CIS Explore原理图页面编辑 CTRL+A 全选所有原理图页面编辑 B 放置...
评分
回复
分享
上一页
1
2
3
分享
PCB设计
PCB(Printed Circuit Board,印制电路板)是电子设备的核心组成部分,用于机械支撑和电气连接电子元器件。通过在绝缘基材上设计导电路径(铜箔线路)和焊盘,PCB将元器件连接成一个完整的电路系统。PCB设计是将电路原理图转化为实际可制造的电路板的过程,涉及原理图绘制、布局布线、信号完整性分析以及生产文件生成等环节。优秀的PCB设计不仅能提高电路性能,还能降低生产成本,广泛应用于消费电子、通信设备、汽车电子等领域。
发布
关注
帖子
73
互动
0
阅读
430
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则