首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
PCB设计
帖子 155
互动 1
阅读 3270
PCB(Printed Circuit Board,印制电路板)是电子设备的核心组成部分,用于机械支撑和电气连接电子元器件。通过在绝缘基材上设计导电路径(铜箔线路)和焊盘,PCB将元器件连接成一个完整的电路系统。PCB设计是将电路原理图转化为实际可制造的电路板的过程,涉及原理图绘制、布局布线、信号完整性分析以及生产文件生成等环节。优秀的PCB设计不仅能提高电路性能,还能降低生产成本,广泛应用于消费电子、通信设备、汽车电子等领域。
超级版主
发布
全部
最新发布
最新回复
热门
精华
willansb502
1个月前更新
3次阅读
关注
信号完整性之浅谈理解(七)
之前和大家分享过一些信号完整性的东西,包括串扰、阻抗、S参数等,这些可能相对的独立,每个都是基本的概念。那如果我们分析信...
评分
回复
分享
willansb502
1个月前更新
5次阅读
关注
电源完整性之同步开关噪声SSN
造成电源完整性的问题有很多,之前也和大家分享过一些。但这些问题都不是独立的,他们之间的原理是互通,可能解决了这个问题另外一个问题就解决了。今天和大家一起简单分享关于同步开关噪声SSN的理解
1.同步开关噪声定义
同步开关噪声Simultaneous Switch Noi...
评分
回复
分享
willansb502
1个月前更新
23次阅读
关注
电源完整性之Cadence Sigrity Power DC_IR_Drop仿真
之前和大家分享过电源完整性之仿真设计原理链接: link.今天接着上一篇文章总结一下电源直流压降的的仿真操作流程及一些simulatio...
+17
评分
回复
分享
willansb502
1个月前更新
20次阅读
关注
信号完整性仿真SI之Cadence Sigrity SPEED2000_眼图仿真(四)
今天给大家分享一个仿真的操作流程,是关于Cadence Sigrity SPEED2000的时域波形仿真和眼图仿真。我们会经常看见硬件工程师调试...
+11
评分
回复
分享
willansb502
1个月前更新
9次阅读
关注
信号完整性之串扰仿真(一)
一、串扰仿真
以下Ansys SIwave 和Cadence Sigrity的串扰仿真操作流程,Cadence Sigrity 用到的组件是Power SI 和SPEED2000。可...
+10
评分
回复
分享
willansb502
1个月前更新
1次阅读
关注
信号完整性之串扰仿真(二)
一、串扰仿真(二)
上一文章是本人简单总结了Ansys SIwave 的串扰仿真操作流程,今天给大家分享一下Cadence Sigrity 的SPEED200...
+11
评分
回复
分享
willansb502
1个月前更新
62次阅读
关注
信号完整性之S参数(六)
一、S参数简介
S参数对于仿真和信号完整性来说,可能是基础的仿真流程和知识。大家可能听过S参数、Z参数、Y参数等。S参数称为散...
评分
回复
分享
willansb502
1个月前更新
82次阅读
关注
信号完整性之Cadence Sigrity Power SI_S参数提取(三)
上篇文章和大家分享了S参数的一些基本定义,今天share一下S参数提取的仿真操作流程。今天介绍的是Cadence Sigrity下面的Power SI...
+18
评分
回复
分享
willansb502
1个月前更新
14次阅读
关注
信号完整性之Ansys SIwave_S参数提取(四)
接着上一章的信号完整性之Cadence Sigrity Power SI_S参数提取(三),今天总结一下Ansys SIwave的S参数提取,顺便看一下两个不...
+2
评分
回复
分享
willansb502
1个月前更新
5次阅读
关注
电源完整性之仿真设计原理
电源完整性(Power Integrity),简称为PI,也就是大家平常听说的PI。PCB板上的电源设计也是非常重要的,不当的设计也会引起很重...
+1
评分
回复
分享
willansb502
1个月前更新
9次阅读
关注
allegro设置快捷键
allegro设置快捷键一、快捷键设置二、env文件在哪里?三、加入自己设置的快捷方式F1 is normally reserved by the system for He...
评分
回复
分享
willansb502
1个月前更新
2次阅读
关注
PCB设计之散热
对于电子设备来说,工作时都会产生一定的热量,从而使设备内部温度迅速上升,如果不及时将该热量散发出去,设备就会持续的升温,...
+6
评分
回复
分享
yuanxiaowa
1个月前更新
29次阅读
关注
Cadence复用电路原理图及其PCB布局
前言
有些电路原理图是固定的,PCB布局也大体固定。这时候就会想,如果能把原理图和PCB布局联合起来就好了,画好原理图后,画PCB...
+17
评分
回复
分享
chipdebug
1个月前更新
23次阅读
关注
allegro显示管脚编号的三种方法
最麻烦的方法2. 跟上一种方法一样,只是开关更方便3. 先设置setup-->datatip-->customization然后
+3
评分
回复
分享
wanakaka
1个月前更新
23次阅读
关注
Cadence17.2 > Allegro > 检查PCB Layout信号线组等长及查看delay
目录
第一步:选择Cmgr图标:
第二步:双击Net下面的Relative Propagation Delay
第三步:右键点击Dsn行,选择Analyze,然后就可...
评分
回复
分享
wanakaka
1个月前更新
2次阅读
关注
cadence – 在allegro中出报告(Padstack Usage Report)来辅助制作orcad原理图封装
文章目录 cadence - 在allegro中出报告(Padstack Usage Report)来辅助制作orcad原理图封装 概述 笔记 做PCB封装 出报告 - Padsta...
+12
评分
回复
分享
wanakaka
1个月前更新
4次阅读
关注
Cadence 16.6 Allegro中Static Phase和Relative Propagation Delay的区别
目录
1. 使用Relative Propagation Delay约束差分线TX+_GP0和TX-_GP0
2. 使用Static Phase约束差分线TX+_GP0和TX-_GP0
3. 几点结...
+1
评分
回复
分享
wanakaka
1个月前更新
30次阅读
关注
ALLEGRO等长时如何将PIN DELAY和VIA长度计算在内
在PCB设计中,对于时序要求严格的线路,Via和IC pin delay的长度必须得到重视,通过下面的操作,可将Via和Pin delay加入到线路长...
评分
回复
分享
wanakaka
1个月前更新
37次阅读
关注
Cadence(九)17.4规则与间距设置
目录
1.布线规则
2.NECK走线
3.差分走线相关设置
+11
评分
回复
分享
wanakaka
1个月前更新
31次阅读
关注
Allegro 设置Spacing间距规则汇总
废话不多说,直接上图说明:
因为allegro约束规则还是比较细致,特别是间距规则设置比较多,所以一定要搞明白。
1.差分对的对内...
+2
评分
回复
分享
wanakaka
1个月前更新
33次阅读
关注
AD等长设计及xSignal设置
AD等长设计
工具介绍
xSignal Wizard在单一源元件和多个目标元件之间创建xSignal。Wizard使用一种面向元件的方法识别潜在的xSign...
+17
评分
回复
分享
wanakaka
1个月前更新
101次阅读
关注
AD20差分线等长布线的方法
AD20差分线等长布线的方法 一、 设置差分线 前提 原理图 PCB 二、 等长等距设置
一、 设置差分线
前提
差分线的设置仅仅是为了在...
+5
评分
回复
分享
wanakaka
1个月前更新
12次阅读
关注
Cadence Allegro Xnet的创建详细教程
Xnet是指在无源器件的两端,两个不同的网络,但是本质上其实是同一个网络的这种情况。比如一个源端串联电阻或者串容两端的网络。...
+2
评分
回复
分享
jenmyliu
1个月前更新
5次阅读
关注
Allegro技巧:删除dangling线
在PCB布线结束之后,一项重要的检查内容就是检查是否有多余的悬吊线和过孔。通过Tools-Quick reports中的dangling lines, vias and Antenna Report项来进行检查。一般来说我们只需要关注前两项即可,第三项不需要过多考虑,去除的必要性不大,成本很高。
这里...
评分
回复
分享
jenmyliu
1个月前更新
2次阅读
关注
Allegro保存时会提示是否覆盖解决办法
allegro每次保存会提示是否覆盖,极为讨厌,可以在设置中将其关闭即可。方法如下:
评分
回复
分享
jenmyliu
1个月前更新
3次阅读
关注
allegro设置自动保存方法
utosave:是否开启自动保存,若需要开启,请将其选中autosave_dbcheck:自动保存前是否进行dbcheck,选中保存时间可能会长...
评分
回复
分享
jenmyliu
1个月前更新
9次阅读
关注
浅谈Allegro进行DRC检查报错:Package to Package Spacing
Allegro设计PCB文件的时候,进行DRC检查,如果报错:Package to Package Spacing ,是否会影响实际使用,实践经验表明不影响。
1...
评分
回复
分享
jenmyliu
1个月前更新
14次阅读
关注
Allegro修改元件封装管脚序号
对于用Allegro画PCB来说,其中画元件封装是最头疼的事,100个芯片就有100种封装,况且要从焊盘画起,自从有了“封装生成器”,画...
+10
评分
回复
分享
jenmyliu
1个月前更新
7次阅读
关注
Allegro PCB对line等对象进行换层
使用change命令,在Find面板中勾选对象,例如是line,
在Options面板中的subclass中选择需要换层的对象:
注意上述方法只是针对C...
评分
回复
分享
jenmyliu
1个月前更新
5次阅读
关注
[经验] Allegro极坐标布局方法
本人使用allegro工具已有2年之久,深深了解到工具是帮助你快速解决问题的利刃,需要充分了解工具的性(功)能,方可游刃有余,有...
+5
评分
回复
分享
上一页
1
2
3
4
…
6
下一页
分享
PCB设计
PCB(Printed Circuit Board,印制电路板)是电子设备的核心组成部分,用于机械支撑和电气连接电子元器件。通过在绝缘基材上设计导电路径(铜箔线路)和焊盘,PCB将元器件连接成一个完整的电路系统。PCB设计是将电路原理图转化为实际可制造的电路板的过程,涉及原理图绘制、布局布线、信号完整性分析以及生产文件生成等环节。优秀的PCB设计不仅能提高电路性能,还能降低生产成本,广泛应用于消费电子、通信设备、汽车电子等领域。
发布
关注
帖子
155
互动
1
阅读
3270
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则