SOC FPGA论坛首页-ChipDebug-第170页

SOC FPGA论坛首页-ChipDebug-第170页

等级-LV2-ChipDebug

7年前发布32次阅读

LDPC编码器/解码器v2.0（第1版） – 仅仿真示例设计在Windows操作系统上生成不正确的激励

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

5年前发布32次阅读

[FPGA 实现及PCIe IP 核知识点] Excel也能画出PCIE TX均衡后的波形？

该帖子内容已隐藏，请登录后查看

登录后继续查看

FPGA常见问题

评分

等级-LV4-ChipDebug

3年前更新32次阅读

TI的一个频谱分析软件High Speed Data Converter Pro安装包

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

4年前更新32次阅读

华为FPGA设计规范.doc

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

1

等级-LV2-ChipDebug

4年前发布32次阅读

ZYNQ的核心板原理图和PCB, The_Zynq_Book_ebook 中文和英文版.pdf 分享

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV1-ChipDebug

4年前发布32次阅读

Intel Altera FPGA／CPLD设计：Altera FPGA CPLD设计高级篇光盘

├─example-s1-1│ │ 示例说明.doc│ │ │ └─FHT_example│ │ FHTPART_resource.bmp│ │ FHTPART_resource.gif│ │ Thumbs.db│ │ wchfht_resource.bmp│ │ wchfht_resource.gif│ │ workspace_VS.prd│ │ workspace_VS.prj│ │ │ ├─after_op...

评分

等级-LV1-ChipDebug

4年前更新32次阅读

FPGA学习— Verilog快速入门

Verilog HDL（Hardware Description Language）是在用途最广泛的C语言的基础上发展起来的一种硬件描述语言，具有灵活性高、易学...

FPGA学习— Verilog快速入门-ChipDebug

FPGA学习— Verilog快速入门-ChipDebug

FPGA学习— Verilog快速入门-ChipDebug

+21

FPGA学习— Verilog快速入门-ChipDebug

FPGA常见问题

评分

等级-LV4-ChipDebug

4年前更新32次阅读

PCIe扫盲——PCI-X总线基本概念

PCIe PCI-X总线在PCI总线的基础上发展而来，其在软件和硬件层面上都是兼容PCI总线的，但是却显著的提高了总线的性能。也就是说PCI-X的...

PCIe扫盲——PCI-X总线基本概念-ChipDebug

PCIe扫盲——PCI-X总线基本概念-ChipDebug

PCIe扫盲——PCI-X总线基本概念-ChipDebug

+1

PCIe扫盲——PCI-X总线基本概念-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

4年前更新32次阅读

PCIe扫盲——热插拔简要介绍

PCIe 某些特殊的应用场合可能要求PCIe设备能够以高可靠性持续不间断运行，为此，PCIe总线采用热插拔（Hot Plug）和热切换（Hot Swap）...

PCIe扫盲——热插拔简要介绍-ChipDebug

PCIe扫盲——热插拔简要介绍-ChipDebug

PCIe扫盲——热插拔简要介绍-ChipDebug

PCIe扫盲——热插拔简要介绍-ChipDebug

FPGA CPLD资料源码分享

1

等级-LV2-ChipDebug

4年前发布32次阅读

diamond在spreadsheet 里我想把两个管脚对换，怎不成功?

在spreadsheet 里我想把两个管脚对换，怎不成功，例如 led0 和led1. 先把两个都clear 了，原来的led0 配led1 ，再原来的led1配l...

diamond在spreadsheet 里我想把两个管脚对换，怎不成功?-ChipDebug

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

4年前更新32次阅读

PCIe架构概述（四）

PCIe专题非报告事务普通读：图2-18显示了一个从端点发送到系统内存的内存读取请求的示例。有关TLP内容的详细讨论，请参阅第5章，...

PCIe架构概述（四）-ChipDebug

PCIe架构概述（四）-ChipDebug

PCIe架构概述（四）-ChipDebug

+6

PCIe架构概述（四）-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

4年前更新32次阅读

Hold Time违例，该如何解决

首先，我们要知道的是，Hold Time违例，是因为时钟绕的太远，到达时间太晚。而且综合之后给出的时序报告都是估计值，因此综合...

Hold Time违例，该如何解决-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新32次阅读

分享两本FPGA时序分析精典英文书籍资料

该帖子内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

3年前发布32次阅读

如何将自定义AXI设备的端口设为中断？

一般情况下AXI的端口就是普通IO口，没办法用来触发PS的中断，要保证petalinux可以正确分配中断，需要在IP Packaging 的Prots and...

如何将自定义AXI设备的端口设为中断？-ChipDebug

评分

等级-LV1-ChipDebug

3年前发布32次阅读

提问求助我的EMIO以及MIO都无法成功控制LED

首先面对的问题就是一直没搞懂EMIO定义它的引脚的时候怎么判断那个EMIO引脚在前那个在后，就比如下面这个54，55，56应该怎么分配...

求助我的EMIO以及MIO都无法成功控制LED-ChipDebug

求助我的EMIO以及MIO都无法成功控制LED-ChipDebug

求助我的EMIO以及MIO都无法成功控制LED-ChipDebug

评分

等级-LV1-ChipDebug

2年前发布32次阅读

已解决在板子插针也上没找到uart例子中的P52\P57引脚，它们是在哪个位置啊？

$在板子插针也上没找到uart例子中的P52\P57引脚，它们是在哪个位置啊？-ChipDebug$ $在板子插针也上没找到uart例子中的P52\P57引脚，它们是在哪个位置啊？-ChipDebug$

评分

等级-LV1-ChipDebug

2年前更新32次阅读

已解决新项目的工程流程

您好，这里如果自己写代码，写好代码后改怎么操作呢？

新项目的工程流程-ChipDebug

评分

等级-LV1-ChipDebug

2年前更新32次阅读

已解决demo4 key pll 例程中的引脚配置 J1 N6在哪里定义?

demo4 key pll 例程中的引脚配置 J1 N6在哪里定义?-ChipDebug

评分

等级-LV1-ChipDebug

2年前更新32次阅读

已解决入门教程test.v的代码报错了

入门教程test.v的代码报错了-ChipDebug

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

2年前更新32次阅读

RISCV的中断处理

中断操作三个步骤：
1、中断初始化
void intr_init(){
//configure PLIC

易灵思(Elitestek)

评分

等级-LV1-ChipDebug

1年前更新32次阅读

Allegro 多元件及走线整体旋转

在 PCB Layout 时，偶尔需要调整某个模块（包含多个元件及布线等）的方向。这种情况下，我们就需要使用到 Allegro 的整体旋转功...

Allegro 多元件及走线整体旋转-ChipDebug

Allegro 多元件及走线整体旋转-ChipDebug

Allegro 多元件及走线整体旋转-ChipDebug

Allegro 多元件及走线整体旋转-ChipDebug

评分

等级-LV1-ChipDebug

1年前发布32次阅读

Cadence allegro 设计一个做封装的模板

设计封装我们用PCB Editor或Package Designer都行(1)点击File--new--package symbol,给个名字，例如：tem；(2)接下来设置参数（...

Cadence allegro 设计一个做封装的模板-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新32次阅读

图像自适应的 3DLUTs – Image Adaptive 3D Lookup table

发表于 2020 TPAMI，原文标题：learning image-adaptive 3d lookup tables for high performance photo enhancement in real-tim...

图像自适应的 3DLUTs - Image Adaptive 3D Lookup table-ChipDebug

图像自适应的 3DLUTs - Image Adaptive 3D Lookup table-ChipDebug

图像自适应的 3DLUTs - Image Adaptive 3D Lookup table-ChipDebug

+7

图像自适应的 3DLUTs - Image Adaptive 3D Lookup table-ChipDebug

评分

等级-LV2-ChipDebug

12个月前更新32次阅读

DDR3布线规则

DDR3布线规则 DDR信号的构成简单分个类阻抗特性走线间距
DDR信号的构成
以三星DDR3内存颗粒为例:
信号名

DDR3布线规则-ChipDebug

DDR3布线规则-ChipDebug

DDR3布线规则-ChipDebug

评分

等级-LV1-ChipDebug

12个月前更新32次阅读

allegro如何实现多个元件整体旋转

点击Edit->Move 在Options中Rotation的Point选User Pick 右键选Term Group 通过鼠标框选和Ctrl配合，选好需整体旋转的器件后,右键->complete. 根据命令栏提示Pick orgion,左键选旋转中心右键选rotate, 即可整体旋转

评分

等级-LV1-ChipDebug

11个月前更新32次阅读

用Python给Verilog设计自仿（二）：用D触发器解锁自动化验证的「第一个波形」

1前言对于许多FPGA/IC工程师而言，设计实现游刃有余，验证仿真却常成短板——传统验证方法面临两难困局：学习UVM需投入大量时间...

用Python给Verilog设计自仿（二）：用D触发器解锁自动化验证的「第一个波形」-ChipDebug

用Python给Verilog设计自仿（二）：用D触发器解锁自动化验证的「第一个波形」-ChipDebug

用Python给Verilog设计自仿（二）：用D触发器解锁自动化验证的「第一个波形」-ChipDebug

用Python给Verilog设计自仿（二）：用D触发器解锁自动化验证的「第一个波形」-ChipDebug

评分

等级-LV4-ChipDebug

4年前更新31次阅读

PCIe扫盲——Ack/Nak 机制详解（一）

PCIe 前面在数据链路层入门的文章中简单地提到过Ack/Nak机制的原理和作用，接下来的两篇文章中将对Ack/Nak机制进行详细地介绍。
Ack/N...

PCIe扫盲——Ack/Nak 机制详解（一）-ChipDebug

PCIe扫盲——Ack/Nak 机制详解（一）-ChipDebug

PCIe扫盲——Ack/Nak 机制详解（一）-ChipDebug

+8

PCIe扫盲——Ack/Nak 机制详解（一）-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV1-ChipDebug

4年前更新31次阅读

FPGA实现简单乘法的一种方法

FPGA的乘法操作一般是由dsp硬核实现的，比如我们之前文章中曾将仔细讲解的xilinx k7系列的DSP48E1，Ultrascale+的dsp48E2。每个...

FPGA实现简单乘法的一种方法-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

4年前更新31次阅读

FPGA技术为什么越来越牛，这是有原因的

最近几年，FPGA这个概念越来越多地出现。例如，比特币挖矿，就有使用基于FPGA的矿机。还有，之前微软表示，将在数据中心里，使用...

FPGA技术为什么越来越牛，这是有原因的-ChipDebug

FPGA技术为什么越来越牛，这是有原因的-ChipDebug

FPGA技术为什么越来越牛，这是有原因的-ChipDebug

+26

FPGA技术为什么越来越牛，这是有原因的-ChipDebug

FPGA新闻资讯

评分

等级-LV2-ChipDebug

4年前更新31次阅读

如何用一个GPIO数字接口测量温度

Q:如果系统中的FPGA/微处理器上只剩下一个GPIO，该如何进行模拟测量？A:可以使用电压-频率转换器代替模数转换器。在关注机器健...

如何用一个GPIO数字接口测量温度-ChipDebug

如何用一个GPIO数字接口测量温度-ChipDebug

如何用一个GPIO数字接口测量温度-ChipDebug

+12

如何用一个GPIO数字接口测量温度-ChipDebug

FPGA常见问题

评分

上一页 1…168 169170171 172…1068 下一页跳转