SOC FPGA论坛首页-ChipDebug

SOC FPGA论坛首页-ChipDebug

等级-LV1-ChipDebug

11天前发布0次阅读

提问关于Altera Cyclone V系列的 5CEBA4U15 AES加密文件无法生成的问题

如题，按照官方AN556手册是支持该系列进行AES加密的。实际按手册操作后，在生成.ekp文件那步在器件选择时选择EPCQ64后，ASx4模式下，选择SOF属性后只有压缩，并无加密文件生成弹窗，求解

评分

祥哥爱学习

等级-LV1-ChipDebug

14天前发布7次阅读

已解决请教易灵思原语问题，哪里可以看到易灵思支持的原语

请问下，易灵思有没有类似赛灵思bufr的原语

易灵思(Elitestek)

评分

等级-LV1-ChipDebug

21天前发布5次阅读

提问vivado仿真

ERROR: [VRFC 10-2063] Module <uart_rx> not found while processing module instance <u_uart_rx> [E:/fpga program/uart/uart.srcs/sources_1/new/uart.v:144]请问这个问题该怎么解决

FPGA常见问题

评分

等级-LV1-ChipDebug

24天前更新6次阅读

提问接口转换将sramif模块中的bankA和bankB转换为AXI-Stream接口，应当如何解决这个问题？（求助大佬）

module sramif #(
parameter integer NUM_CPUS = 1,
parameter integer AXI_SRAM_ID = 12
)(

FPGA常见问题

评分

等级-LV1-ChipDebug

31天前更新20次阅读

已解决刚下载的软件小白打开工程文件报错，这哪出问题了

刚下载的软件小白打开工程文件报错，这哪出问题了-ChipDebug

评分

等级-LV1-ChipDebug

38天前发布13次阅读

提问小白求助-关于FMC接口引脚的设置

如果将一个FMC接口与FPGA连接，但PCB上FMC接口的PRSNT_M2C_L引脚设置为了悬空，并未连接到地，请问这样影响FMC接口的正常使用吗

评分

等级-LV1-ChipDebug

38天前发布9次阅读

提问想请问下有没有不使用ip核编写rom的资料？

ip核被ban了用不了，找了好久没有不用ip核编写rom的资料，想来求助下各位佬有没有相关资料。

评分

等级-LV1-ChipDebug

44天前发布8次阅读

已解决实例33图像叠加例化后报错

实例33图像叠加例化后报错，工程中找不到emb32，但是将图2图像叠加功能输出部分注释后报错消失，请问这是什么原因报错，怎么解决...

实例33图像叠加例化后报错-ChipDebug

实例33图像叠加例化后报错-ChipDebug

评分

等级-LV2-ChipDebug

45天前更新21次阅读

已解决td_riscv_potatoPieV4 中RISC-V 是否有类似ZYNQ中EMIO，用于PS（RISC-V中）控制（FPGA）PL引脚的功能

RISC-V教程里面有控制GPIO和UART,是否可以可以PL的任意GPIO，类似ZYNQ的接口EMIO?另外我的TD里面定义后UART的rx,tx引脚后，使用RISC-V是否可以通讯？

评分

等级-LV2-ChipDebug

46天前发布24次阅读

已解决安装好FD软件后，菜单栏没有AnlogicTools –> Create Mif

安装好FD软件后，菜单栏没有AnlogicTools –> Create Mif-ChipDebug

3

等级-LV1-ChipDebug

46天前发布10次阅读

已解决正常工程编译综合布线成功后加入自动Debugger重新编译，综合处出现惊叹号是什么原因？

工程编译综合布线成功后,使用自动Debugger进行在线调试,重新编译综合布线成功后，出线如下图所示的的惊叹号，过程中并未报错只是...

正常工程编译综合布线成功后加入自动Debugger重新编译，综合处出现惊叹号是什么原因？-ChipDebug

易灵思(Elitestek)

评分

等级-LV1-ChipDebug

51天前发布95次阅读

已解决关于MCU模拟JTAG下载aje格式文件失败问题

PCIe 一、AJE2JTAG文档CLK时序描述1、1.6.2.2 延时校准章节描述该章节描述TCK进行校验，开启RUNTEST_CALIBRATION后，是为了验证Anl...

关于MCU模拟JTAG下载aje格式文件失败问题-ChipDebug

关于MCU模拟JTAG下载aje格式文件失败问题-ChipDebug

关于MCU模拟JTAG下载aje格式文件失败问题-ChipDebug

+4

关于MCU模拟JTAG下载aje格式文件失败问题-ChipDebug

评分

等级-LV1-ChipDebug

1个月前发布12次阅读

已解决potatopie 4 是否支持 litex来构建riscv架构的系统

potatopie 4 是否支持 litex来构建riscv架构的系统

评分

等级-LV1-ChipDebug

1个月前发布33次阅读

已解决ELF2使用AST硬核时报错SYN-8207

AST硬核在空闲的时候默认会发送K码，我想让他在空闲的时候不发送K码，所以想用一个与门将AST的ast_tx在空闲时设置为高，但是会报错，提示ast_tx没有连接到引脚，感觉像不允许操作这个IP核的输出，我想问问有没有什么办法能让AST在空闲的时候不发送K码。

评分

等级-LV1-ChipDebug

1个月前发布19次阅读

已解决安路EF2M45 LVDS 输入输出接口语法应该怎么写？

我在高云FPGA移植一份代码过里啊使用LVDS 源语写输入输出。现在是LVDS接口语法报错。TLVDS_IBUF dwrxd_buf(.O(dwrxd),.I(dwrxd_p),.IB(dwrxd_n)); 这个输入语法在安路软件上报错。TLVDS_OBUF uptxd_buf(.O(uptxd_p),.OB(uptxd_n),.I(uptxd3));还有这个...

评分

等级-LV1-ChipDebug

1个月前更新38次阅读

已解决请问我将TD更新为5.9.1以后可以打开DR1::DR1M90GEG484-2的工程，却无法打开EG4S20NG88的工程，有什么解决办法吗

ERROR: Unknown device EG4S20NG88.ERROR: Failed to open project C:\Users\jacob\Desktop\al_mul_mox_check-main\prj\mul_mov_...

请问我将TD更新为5.9.1以后可以打开DR1::DR1M90GEG484-2的工程，却无法打开EG4S20NG88的工程，有什么解决办法吗-ChipDebug

评分

等级-LV1-ChipDebug

1个月前更新18次阅读

已解决请教SF1_PHY_OSC (pib_osc_dis, osc, pib_sel, pib_trim)怎么使用？

安路有对应IP的手册吗？

请教SF1_PHY_OSC (pib_osc_dis, osc, pib_sel, pib_trim)怎么使用？-ChipDebug

评分

等级-LV1-ChipDebug

1个月前发布30次阅读

已解决请问我使用TD5.6.2打开安路工程显示器件未知，应该如何解决，如何添加器件包

我使用TD5.6.2打开安路工程显示器件未知，应该如何解决，如何添加器件包

请问我使用TD5.6.2打开安路工程显示器件未知，应该如何解决，如何添加器件包-ChipDebug

评分

等级-LV1-ChipDebug

1个月前发布24次阅读

已解决请问这个T85F484型号的芯片最大频率可以跑多少MB?

在使用T85F484这颗芯片，在工程内使用LPDDR3进行自动Debuger调试时发现，时钟配置成200M时上升沿信号抓取不到，降低频率至100M调式没有问题，但我们工程项目的最新设计需要芯片能力频率至少也要达到200M才可行，所以想问一下T85F484型号的芯片最大频率可以跑...

易灵思(Elitestek)

评分

等级-LV1-ChipDebug

1个月前更新34次阅读

已解决Anlogic TD 打开工程文件后部分代码乱码 Enc

Encoding UTF-8 & GBK格式都试过了是一样的乱码效果，如下图，麻烦大佬帮看下是不是哪里设置出问题了

Anlogic TD 打开工程文件后部分代码乱码 Enc-ChipDebug

等级-LV1-ChipDebug

作者0

应该不是系统字体问题，好像是字体的默认缩放问题我点击Edit->Advanced->Increase Font Size后，字体不再乱码了，然后再使用ctrl+滚轮缩放字体也不会乱码了感谢ICMaker提供的参考思路！

评分

等级-LV1-ChipDebug

1个月前发布5次阅读

提问CycloneVsoc 的 SPL 从 emmc boot 失败的问题

诸位好我用的是MCV的SoM，上面有一个eMMc，我想通过eMMc boot我的裸机程序，不要linux我做了如下的步骤：1.编写Baremetal.bin,然后通过mkimage增加头部信息，-a 和 -e都是 0x010000402.通过BSP tcl编译Qsys 的sof，然后通过UBOOT生成SPL,已经打开emmc boot。3...

评分

等级-LV1-ChipDebug

1个月前更新52次阅读

已解决ip核显示灰色不可用，请各位大佬帮忙解答下

添加ip后如图片所示，全部为灰色，芯片型号是一样的，vivado版本也是一样的

评分

设计中国芯

等级-LV1-ChipDebug

1个月前更新190次阅读

已解决FPGA转ASIC是一个趋势吗？

请教各位大咖，前端时间在网上看到一个帖子说很多大量使用FPGA芯片的公司都在思考转ASIC的事情，请问这是一个趋势吗？

评分

等级-LV1-ChipDebug

1个月前更新36次阅读

提问auraro 64B66B 如果把回环模式改为000 那么channel_up 就一直为低但是如果改为010 channel_up 就能为高了，为什么会这样？

评分

等级-LV1-ChipDebug

1个月前更新81次阅读

提问大模型在FPGA上做加速

请问一下我想在FPGA上部署大模型，然后进行加速设计。应该怎么做啊，小白求助

评分

等级-LV1-ChipDebug

1个月前更新31次阅读

提问fpga管脚约束文件怎样为信号选择合适的管脚和电平？

fpga小白，现在在做的一个项目需要自己设置模块然后将其放到fpga上面跑，现在在管脚配置上碰到了问题，不知道该怎么为信号选择合适的管脚和电平。网上查的资料都只教如何使用管脚配置文件，没有教怎么选择管脚和类型，问bing也只说去查数据手册和开发板、核心...

评分

等级-LV1-ChipDebug

1个月前更新49次阅读

提问AD采集数据FPGA做FFT处理的问题

在做项目的时候遇到一个问题，求大佬们解答一下要求对频率范围为5Hz到5000Hz的三路振动信号进行采集，打算用一块AD复用三个通道来进行采集，采样频率打算用60KHz，那么每通道的实际采样频率是不是就是20KHz呢？这样是不是就能满足每通道采样频率为信号频率的4...

评分

等级-LV1-ChipDebug

1个月前更新20次阅读

提问初学者求助FLASH无法上电自启动问题，可以有偿咨询

请教大佬们个问题，我自己做的FPGA板子，芯片用的是XC7A100TFGG484,现在遇到的问题就是，将程序固化到flash里边可以成功，但是断...

初学者求助FLASH无法上电自启动问题，可以有偿咨询-ChipDebug

初学者求助FLASH无法上电自启动问题，可以有偿咨询-ChipDebug

评分

等级-LV1-ChipDebug

1个月前更新14次阅读

提问裸程序运行VDMA，使linux系统挂起！

采用zynq 7020芯片，cpu0运行linux（已经限定使用cpu0),cpu1运行裸机程序（程序只是配置一下PL端vdma及hdmi输出）。问题是启动linux后通过应用程序启动cpu1,CPU1程序运行，但是执行到vdma的初始化函数后，linux系统挂起。PL端通过VDMA将摄像头数据写入DDR,并...

评分

等级-LV1-ChipDebug

1个月前更新8次阅读

已解决新手提问关如何使用python开发图像

用的FPGA开发板 20K【含下载器】图像处理 RISC-V Linux Tang Nano 板子，关于如何用python开发图像部分不清楚，例程中的python代码是如何加载到TD软件的程序中去的？

评分

12 3…6 下一页