SOC FPGA论坛首页-ChipDebug-第2页

SOC FPGA论坛首页-ChipDebug-第2页

等级-LV1-ChipDebug

5个月前更新81次阅读

已解决ip核显示灰色不可用，请各位大佬帮忙解答下

添加ip后如图片所示，全部为灰色，芯片型号是一样的，vivado版本也是一样的

评分

设计中国芯

等级-LV1-ChipDebug

5个月前更新220次阅读

已解决FPGA转ASIC是一个趋势吗？

请教各位大咖，前端时间在网上看到一个帖子说很多大量使用FPGA芯片的公司都在思考转ASIC的事情，请问这是一个趋势吗？

评分

等级-LV1-ChipDebug

5个月前更新41次阅读

提问auraro 64B66B 如果把回环模式改为000 那么channel_up 就一直为低但是如果改为010 channel_up 就能为高了，为什么会这样？

评分

等级-LV1-ChipDebug

5个月前更新100次阅读

提问大模型在FPGA上做加速

请问一下我想在FPGA上部署大模型，然后进行加速设计。应该怎么做啊，小白求助

评分

等级-LV1-ChipDebug

5个月前更新42次阅读

提问fpga管脚约束文件怎样为信号选择合适的管脚和电平？

fpga小白，现在在做的一个项目需要自己设置模块然后将其放到fpga上面跑，现在在管脚配置上碰到了问题，不知道该怎么为信号选择合适的管脚和电平。网上查的资料都只教如何使用管脚配置文件，没有教怎么选择管脚和类型，问bing也只说去查数据手册和开发板、核心...

评分

等级-LV1-ChipDebug

5个月前更新59次阅读

提问AD采集数据FPGA做FFT处理的问题

在做项目的时候遇到一个问题，求大佬们解答一下要求对频率范围为5Hz到5000Hz的三路振动信号进行采集，打算用一块AD复用三个通道来进行采集，采样频率打算用60KHz，那么每通道的实际采样频率是不是就是20KHz呢？这样是不是就能满足每通道采样频率为信号频率的4...

评分

等级-LV1-ChipDebug

5个月前更新28次阅读

提问初学者求助FLASH无法上电自启动问题，可以有偿咨询

请教大佬们个问题，我自己做的FPGA板子，芯片用的是XC7A100TFGG484,现在遇到的问题就是，将程序固化到flash里边可以成功，但是断...

初学者求助FLASH无法上电自启动问题，可以有偿咨询-ChipDebug

初学者求助FLASH无法上电自启动问题，可以有偿咨询-ChipDebug

评分

等级-LV1-ChipDebug

5个月前更新24次阅读

已解决裸程序运行VDMA，使linux系统挂起！

采用zynq 7020芯片，cpu0运行linux（已经限定使用cpu0),cpu1运行裸机程序（程序只是配置一下PL端vdma及hdmi输出）。问题是启动linux后通过应用程序启动cpu1,CPU1程序运行，但是执行到vdma的初始化函数后，linux系统挂起。PL端通过VDMA将摄像头数据写入DDR,并...

评分

等级-LV1-ChipDebug

5个月前更新10次阅读

已解决新手提问关如何使用python开发图像

用的FPGA开发板 20K【含下载器】图像处理 RISC-V Linux Tang Nano 板子，关于如何用python开发图像部分不清楚，例程中的python代码是如何加载到TD软件的程序中去的？

评分

等级-LV1-ChipDebug

5个月前更新30次阅读

已解决安路TD能用iverilog+gtkwave仿真吗？流程是怎样的？

评分

等级-LV1-ChipDebug

5个月前更新24次阅读

已解决入门教程test.v的代码报错了

入门教程test.v的代码报错了-ChipDebug

评分

等级-LV2-ChipDebug

5个月前发布26次阅读

已解决请问如何将官方提供的HDMI网表移植到自己的工程

如题，在自己创建的工程下添加教程里提供的HDMI网表时，出现了下面的错误

请问如何将官方提供的HDMI网表移植到自己的工程-ChipDebug

评分

等级-LV1-ChipDebug

6个月前发布14次阅读

提问小白求助-如何确定FMC接口的电平标准？手册里只标了LVDS

请求各位大佬解答我使用的评估版是KCU 105，UserGuide中对于FMC HPC/LPC的接口电平标准只标注了LVDS，但是没有说明具体的电源电压是多少，手册里也没有找到其他相关信息请问应该怎么确定接口的高电平是多少？

评分

等级-LV1-ChipDebug

6个月前发布8次阅读

提问在Vivado工具中遇到MIG IP核加载长时间未完成的情况,怎么解决

ip核加载一天多了还没有完成

在Vivado工具中遇到MIG IP核加载长时间未完成的情况,怎么解决-ChipDebug

评分

等级-LV1-ChipDebug

6个月前发布26次阅读

已解决小白求助-FPGA开发板上FMC的任意一个接口都可以传输500MHz数据吗？

调试小白-请求大佬解答我使用的评估板是KCU105，阅读手册中关于FMC的描述只是笼统的说明FMC可以实现高达Gb/s速度的数据传输请问是FMC HPC/LPC中的任何一个接口都可以实现这种高速传输吗？（除了电源、地接口）

评分

等级-LV1-ChipDebug

6个月前发布16次阅读

已解决小白求助-可以使用SMA_TX口作为SMA_GPIO吗？

调试小白，求各位大佬帮助我使用的评估板是KCU105，上面只有两个SMA_GPIO，但是我需要四个，可以将其他SMA接口比如TX口CLK口作为GPIO使用吗？

评分

等级-LV1-ChipDebug

7个月前更新21次阅读

已解决PatatoPie V3.0原理图疑问，求解答

这上面的P121、P122没有接到排针上，而是接到了编程处理器的串口上，啥意义呢

PatatoPie V3.0原理图疑问，求解答-ChipDebug

评分

等级-LV1-ChipDebug

7个月前发布33次阅读

提问Lattice FPGA下载程序到Flash中遇到问题

在使用Lattice FPGA通过JATG将程序下载到Flash中时，出现下面这个报错，是什么原因呢？在下载之前已经对ram进行擦除了，擦除成功...

Lattice FPGA下载程序到Flash中遇到问题-ChipDebug

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

7个月前发布17次阅读

提问在使用Diamond中的Reveal时，信号为灰色？

各位前辈，请问在使用Reveal进行调试时，想抓的信号为灰色，不能添加，这个问题怎么解决呢？

在使用Diamond中的Reveal时，信号为灰色？-ChipDebug

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

7个月前发布12次阅读

提问Diamond 加入Reveal文件后，编译综合报错。。。

使用 Lattice 的 Diamond 的时候，加入Reveal文件后，编译综合报错，请问各位前辈这是什么原因呢？

Diamond 加入Reveal文件后，编译综合报错。。。-ChipDebug

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

7个月前更新70次阅读

已解决请教新手学习FPGA的建议

第一次接触FPGA，目前老师要求我学习其中的2.3.4部分，1. 硬核与软核MCU搭建，要求：基于RiscV或Cortex-M1，外设UART，1G ETHERNET，SD存储卡，FIFO或内存控制器可以和PL逻辑部分交互数据。简单显示（可选LED灯，OLED屏，LED数码管）2. MCU操作系统加载和驱动...

FPGA常见问题

评分

等级-LV1-ChipDebug

8个月前发布50次阅读

提问易灵思软核,spi读写flash时只能写256个字节，一页。这是为什么？

这个是软核代码，首地址是0x380000写入，准备写入5个256字节大小的数据。然后写完再读出来时，只有0x380000~0x380100有我写入的...

易灵思软核,spi读写flash时只能写256个字节，一页。这是为什么？-ChipDebug

易灵思(Elitestek)

评分

等级-LV1-ChipDebug

8个月前发布58次阅读

提问关于TRION系列LPDDR3配置及应用问题？

问题1:TRION系列LPDDR3是硬核在Interface中进行配置，用户接口采用AXI协议，如果我想实现LPDDR3内存地址空间划分及存储如何进行...

关于TRION系列LPDDR3配置及应用问题？-ChipDebug

易灵思(Elitestek)

评分

祥哥爱学习

等级-LV1-ChipDebug

8个月前发布32次阅读

提问易灵思如何固定信号的位置

我知道这个信号的block位置，如何将这个信号固定在这个block上，因为重新布局布线信号的block的位置会发生改变，数据出现错误，我就想将信号固定在数据正确时那个block上！！！

易灵思(Elitestek)

评分

等级-LV1-ChipDebug

8个月前发布53次阅读

已解决易灵思在SPI Programmer时报错（2023.2版开发环境+新版下载器）？请帮忙分析分析原因。

易灵思在SPI Programmer时报错（2023.2版开发环境+新版下载器）具体配置信息详见以下截图：

易灵思在SPI Programmer时报错（2023.2版开发环境+新版下载器）？请帮忙分析分析原因。-ChipDebug

易灵思(Elitestek)

评分

等级-LV1-ChipDebug

8个月前更新52次阅读

已解决请问FPGA可以不用外扩DAC模块，可以内部例化实现DAC转换吗？

问题如图？请各位解答，如果可以，请问有具体的步骤吗？

评分

等级-LV1-ChipDebug

8个月前更新28次阅读

已解决请问我这个创建工程后设置源文件为顶层是错误的，我这编译时为什么写顶层文件名字错误？

评分

等级-LV1-ChipDebug

8个月前更新32次阅读

已解决教程8的dsp乘法器，请问怎么改对乘法器的赋值？

我编译下载 FPGA 的位流文件，通过选取 ChipWatcher 窗口进行最终乘积数值的抓取。只有下面这张图的结果。也就是说我想知道...

教程8的dsp乘法器，请问怎么改对乘法器的赋值？-ChipDebug

评分

等级-LV1-ChipDebug

8个月前更新33次阅读

已解决我为什么没找到这个时钟的按键呢？

评分

等级-LV1-ChipDebug

8个月前更新38次阅读

已解决icmaker大佬，急需解答不知道文件里面哪个是源程序

老师让我学习fpga，但让我直接导入程序进入td软件，我找了教学资料，但我不知道文件里面哪个是源程序，请帮我看下，谢谢。https://pan.baidu.com/s/1AETfscTmzrYwbdFbNKVApA?pwd=1234 提取码：1234

评分

上一页 123 4…6 下一页