SOC FPGA论坛首页-ChipDebug-第38页

SOC FPGA论坛首页-ChipDebug-第38页

等级-LV1-ChipDebug

3年前发布31次阅读

已解决求问quartus Ⅱ下载相关问题

请问安装quartus Ⅱ 为啥只显示这些
好像没显示全。

求问quartus Ⅱ下载相关问题-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新68次阅读

SPI总线传输的4种模式

SPI是经常用，SPI的模式却是经常忘，作个记录。载自网络。
概述
在芯片的资料上，有两个非常特殊的寄存器配置位，分别是 CPOL （...

SPI总线传输的4种模式-ChipDebug

SPI总线传输的4种模式-ChipDebug

SPI总线传输的4种模式-ChipDebug

+2

SPI总线传输的4种模式-ChipDebug

评分

等级-LV1-ChipDebug

2年前发布78次阅读

提问20个电源上电时序

假设我有20个电源，每个电源都有EN和PG引脚，最开始的1号电源EN默认为高电平，自动上电，剩下的每个电源都延时5ms根据前一级的PG信号依次上电，最后输出PG20=1代表上电结束，用状态机设计的思路，如果只有3个电源会变得简单，但是到20个之后，作为输入的EN信...

FPGA常见问题

评分

等级-LV3-ChipDebug

3年前更新147次阅读

PotatoPie 2.1/3.0 教程(4) —— 实验3 FPGA通过无源蜂鸣器实现音乐播放

Demo3 主要演示FPGA+无源蜂鸣器实现音乐的播放。
1.实验说明
这个实验需要接无源蜂鸣器模块，引脚连接查看adc文件这里。LOCATION...

PotatoPie 2.1/3.0 教程(4) —— 实验3 FPGA通过无源蜂鸣器实现音乐播放-ChipDebug

PotatoPie 2.1/3.0 教程(4) —— 实验3 FPGA通过无源蜂鸣器实现音乐播放-ChipDebug

PotatoPie 2.1/3.0 教程(4) —— 实验3 FPGA通过无源蜂鸣器实现音乐播放-ChipDebug

+8

PotatoPie 2.1/3.0 教程(4) —— 实验3 FPGA通过无源蜂鸣器实现音乐播放-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新444次阅读

PotatoPie 2.1/3.0 教程(13) —— 实验12 FPGA驱动ST7735 SPI LCD显示模块

1.实验说明1.1 管脚说明set_pin_assignment { clk_ref } { LOCATION = P128; IOSTANDARD = LVCMOS33; }
set_pin_assignment { cl...

PotatoPie 2.1/3.0 教程(13) —— 实验12 FPGA驱动ST7735 SPI LCD显示模块-ChipDebug

PotatoPie 2.1/3.0 教程(13) —— 实验12 FPGA驱动ST7735 SPI LCD显示模块-ChipDebug

PotatoPie 2.1/3.0 教程(13) —— 实验12 FPGA驱动ST7735 SPI LCD显示模块-ChipDebug

+8

PotatoPie 2.1/3.0 教程(13) —— 实验12 FPGA驱动ST7735 SPI LCD显示模块-ChipDebug

0

等级-LV3-ChipDebug

9个月前更新835次阅读

PotatoPie 4.0 实验教程(4) —— FPGA实现PLL动态调整相位

本例程将添加按键消抖模块与设计 PLL 调相模块，通过按键 SW1 和按键 SW2 用以触发调整输出时钟相位。具体现象可以将 PLL 动态...

PotatoPie 4.0 实验教程(4) —— FPGA实现PLL动态调整相位-ChipDebug

PotatoPie 4.0 实验教程(4) —— FPGA实现PLL动态调整相位-ChipDebug

PotatoPie 4.0 实验教程(4) —— FPGA实现PLL动态调整相位-ChipDebug

+2

PotatoPie 4.0 实验教程(4) —— FPGA实现PLL动态调整相位-ChipDebug

评分

等级-LV3-ChipDebug

3年前发布51次阅读

PotatoPie 2.1/3.0 教程(14) —— 实验13 FPGA与PCF8563通讯实现数字时钟

本实验主要用于演示FPGA读取RTC芯片PCF8563的时间信息。
1.实验说明
1.1引脚说明
set_pin_assignment { scl_rtc } { LOCATION = ...

PotatoPie 2.1/3.0 教程(14) —— 实验13 FPGA与PCF8563通讯实现数字时钟-ChipDebug

PotatoPie 2.1/3.0 教程(14) —— 实验13 FPGA与PCF8563通讯实现数字时钟-ChipDebug

PotatoPie 2.1/3.0 教程(14) —— 实验13 FPGA与PCF8563通讯实现数字时钟-ChipDebug

+15

PotatoPie 2.1/3.0 教程(14) —— 实验13 FPGA与PCF8563通讯实现数字时钟-ChipDebug

评分

等级-LV3-ChipDebug

3年前更新243次阅读

PotatoPie 2.1/3.0 教程(8)——实验7 EF2 FPGA ERAM 读写例程

该例程通过设计 ERAM 控制模块实现对双端口模式下的 ERAM 分别写读操作，通过抓取写读数据判断该例程的正确性，并使用 SW1 按键...

PotatoPie 2.1/3.0 教程(8)——实验7 EF2 FPGA ERAM 读写例程-ChipDebug

PotatoPie 2.1/3.0 教程(8)——实验7 EF2 FPGA ERAM 读写例程-ChipDebug

PotatoPie 2.1/3.0 教程(8)——实验7 EF2 FPGA ERAM 读写例程-ChipDebug

评分

等级-LV3-ChipDebug

3年前更新283次阅读

PotatoPie 2.1/3.0 教程(7)——实验6 EF2 FPGA芯片内部FLASH读写

功能概括：使用 SPI 模块对 Flash 进行读写。功能说明：设计 SPI 模块对PotatoPie 板中EF2芯片内置的 Flash 存储资源进行读...

PotatoPie 2.1/3.0 教程(7)——实验6 EF2 FPGA芯片内部FLASH读写-ChipDebug

PotatoPie 2.1/3.0 教程(7)——实验6 EF2 FPGA芯片内部FLASH读写-ChipDebug

PotatoPie 2.1/3.0 教程(7)——实验6 EF2 FPGA芯片内部FLASH读写-ChipDebug

+3

PotatoPie 2.1/3.0 教程(7)——实验6 EF2 FPGA芯片内部FLASH读写-ChipDebug

评分

等级-LV3-ChipDebug

3年前更新99次阅读

PotatoPie 2.1/3.0 教程(9)——实验8 EF2 FPGA DSP 乘法器实现

功能概括：实现对 FPGA 芯片内部 DSP 乘法器功能的验证。功能说明：将多种不同符号的乘数送入例化后的 DSP IP 核，通过 CWC 抓...

PotatoPie 2.1/3.0 教程(9)——实验8 EF2 FPGA DSP 乘法器实现-ChipDebug

PotatoPie 2.1/3.0 教程(9)——实验8 EF2 FPGA DSP 乘法器实现-ChipDebug

PotatoPie 2.1/3.0 教程(9)——实验8 EF2 FPGA DSP 乘法器实现-ChipDebug

+2

PotatoPie 2.1/3.0 教程(9)——实验8 EF2 FPGA DSP 乘法器实现-ChipDebug

评分

等级-LV3-ChipDebug

3年前更新191次阅读

PotatoPie 2.1/3.0 教程(10)——实验9 EF2 FPGA LVDS 通信测试例程

LVDS 通信测试实现功能概括：实现 PotatoPie板 LVDS 数据回环。功能说明：使用 PotatoPie开发板进行了数据的 LVDS 回环通信，...

PotatoPie 2.1/3.0 教程(10)——实验9 EF2 FPGA LVDS 通信测试例程-ChipDebug

PotatoPie 2.1/3.0 教程(10)——实验9 EF2 FPGA LVDS 通信测试例程-ChipDebug

评分

等级-LV3-ChipDebug

3年前更新220次阅读

PotatoPie 2.1/3.0 教程(11)——实验10 硬核AST异步收发器的环回通信

AST 回环测试实验实现对芯片 AST 收发的验证。设计 AST 收发控制器，采用外部环回的方式演示 AST 的数据收发。
1.实验说...

PotatoPie 2.1/3.0 教程(11)——实验10 硬核AST异步收发器的环回通信-ChipDebug

PotatoPie 2.1/3.0 教程(11)——实验10 硬核AST异步收发器的环回通信-ChipDebug

PotatoPie 2.1/3.0 教程(11)——实验10 硬核AST异步收发器的环回通信-ChipDebug

+5

PotatoPie 2.1/3.0 教程(11)——实验10 硬核AST异步收发器的环回通信-ChipDebug

评分

等级-LV4-ChipDebug

2年前更新408次阅读

PotatoPie V2.1/3.0开发板正式发布！

专为在校学生和创客设计，为普及国产FPGA献一份力。做工小巧，可随身携带，紫色外观，设计大气简洁既适合作开发板也可作核心板，...

PotatoPie V2.1/3.0开发板正式发布！-ChipDebug

PotatoPie V2.1/3.0开发板正式发布！-ChipDebug

PotatoPie V2.1/3.0开发板正式发布！-ChipDebug

+3

PotatoPie V2.1/3.0开发板正式发布！-ChipDebug

评分

等级-LV1-ChipDebug

3年前发布84次阅读

DDR3仿真的时候，app_rdy信号一直拉低是什么情况呢？

在使用MIG核控制DDR的时候，进行仿真的时候，初始化完成的后，可以写几个数据，但是之后就一直拉低了。图一是细节图，图二是整体...

DDR3仿真的时候，app_rdy信号一直拉低是什么情况呢？-ChipDebug

DDR3仿真的时候，app_rdy信号一直拉低是什么情况呢？-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新164次阅读

正在做一个Xlinx FPGA的小项目，寻找FPGA高手合作，有偿！

大家好，目前在本人正在写一个程序，需要有VIDADO HLS 或VITIS HLS这方面经验的高人指点。或者是VHDL，Verilog高手。酬劳方面可以聊。谢谢。

评分

等级-LV3-ChipDebug

3年前更新485次阅读

安路FPGA如何进行区域约束位置约束（Region Constraint）？

按下Chip Viewer toolbar 中的按钮后， Chip Viewer 进入区域约束管理模式，界面右上方的约束管理器会分类显示在 ADC 文件中定义...

安路FPGA如何进行区域约束位置约束（Region Constraint）？-ChipDebug

安路FPGA如何进行区域约束位置约束（Region Constraint）？-ChipDebug

安路FPGA如何进行区域约束位置约束（Region Constraint）？-ChipDebug

+22

安路FPGA如何进行区域约束位置约束（Region Constraint）？-ChipDebug

评分

等级-LV3-ChipDebug

3年前发布153次阅读

再谈I2C，硬件问题汇总及死锁解决办法

一般情况下， i2c 设备焊接没什么问题，按照设备手册一步步来，基本上就顺风顺水能够用起来。如果这么一个简单的东西，有时候想...

再谈I2C，硬件问题汇总及死锁解决办法-ChipDebug

再谈I2C，硬件问题汇总及死锁解决办法-ChipDebug

再谈I2C，硬件问题汇总及死锁解决办法-ChipDebug

再谈I2C，硬件问题汇总及死锁解决办法-ChipDebug

评分

等级-LV3-ChipDebug

3年前发布27次阅读

I2C总线协议和死锁原因

一、什么是I2C协议I2C协议是一个允许一主多从进行通讯的协议。它就像串行外设接口（SPI）一样，只能用于短距离通信。又像异步串...

I2C总线协议和死锁原因-ChipDebug

I2C总线协议和死锁原因-ChipDebug

I2C总线协议和死锁原因-ChipDebug

+8

I2C总线协议和死锁原因-ChipDebug

评分

等级-LV3-ChipDebug

3年前更新38次阅读

I2C死锁产生机理及解决办法

在I2C实际使用过程中，最容易出现的一个问题就是死锁，其主要表现为：SCL持续为高，SDA持续为低。产生机理I2C死锁产生的机理...

I2C死锁产生机理及解决办法-ChipDebug

评分

等级-LV3-ChipDebug

3年前发布56次阅读

解救I2C总线BUSY死锁

摘要：本文深入浅出地介绍如何发现I2C总线死锁，分析了各种可能的失效模式，最终找到解决方案。对于硬件工程师如何分析解决...

解救I2C总线BUSY死锁-ChipDebug

解救I2C总线BUSY死锁-ChipDebug

解救I2C总线BUSY死锁-ChipDebug

解救I2C总线BUSY死锁-ChipDebug

评分

等级-LV3-ChipDebug

3年前更新20次阅读

Linux内核4.14版本——I2C子系统(5)_I2C死锁相关

源码：driversi2cbussesi2c-st.cdriversi2ci2c-core-base.c1. i2c_init_recovery（死锁复位机制初始化）i2c_add_adapter->i2c_register_adapter->i2c_init_recovery
static int i2c_register_adapter(struct i2c_adapter *adap)
{ int res = -EINVAL; ...

评分

等级-LV3-ChipDebug

3年前发布17次阅读

采用硬件I2C读取E2PROM，单片机复位发生死锁怎么办？

我们平时在调试I2C的时候可能很少去关注NACK信号，只知道如果Master发送数据，MSB先发，LSB后发，连续发送一个字节(8个bit)，之...

采用硬件I2C读取E2PROM，单片机复位发生死锁怎么办？-ChipDebug

采用硬件I2C读取E2PROM，单片机复位发生死锁怎么办？-ChipDebug

采用硬件I2C读取E2PROM，单片机复位发生死锁怎么办？-ChipDebug

+4

采用硬件I2C读取E2PROM，单片机复位发生死锁怎么办？-ChipDebug

评分

等级-LV3-ChipDebug

3年前发布15次阅读

采用硬件I2C读取E2PROM，单片机复位发生死锁怎么办？

现象：单片机采用硬件I2C读取E2PROM，当单片机复位时，会有概率出现再无法与E2PROM通信，此时SCL为高，SDA一直为低。原因：当单...

采用硬件I2C读取E2PROM，单片机复位发生死锁怎么办？-ChipDebug

评分

等级-LV3-ChipDebug

3年前发布19次阅读

I2C死锁问题集锦

最近遇到I2C死锁问题，麻烦得狠。解I2C死锁，最好的办法是软件办法。采用硬件I2C读取E2PROM，单片机复位发生死锁怎么办？Linux内核4.14版本——I2C子系统(5)_I2C死锁相关解救I2C总线BUSY死锁I2C死锁产生机理及解决办法I2C总线协议和死锁原因再谈I2C，硬件问题...

评分

等级-LV3-ChipDebug

3年前更新34次阅读

从TD工程中让内部逻辑分析仪chipwatch的.cwc文件不生效（不参与编译）的方法

平时我们在调试中一般都会用到chipwatch, 但是调试完量产时，我们不希望工程中包含这部分逻辑，以前的TD版中只能是从工程移除.cw...

从TD工程中让内部逻辑分析仪chipwatch的.cwc文件不生效（不参与编译）的方法-ChipDebug

从TD工程中让内部逻辑分析仪chipwatch的.cwc文件不生效（不参与编译）的方法-ChipDebug

评分

等级-LV1-ChipDebug

3年前发布148次阅读

XScuGic_SetPriorityTriggerType函数如何设置下降沿触发？

我在调用XScuGic_SetPriorityTriggerType(XScuGic *InstancePtr, u32 Int_Id,u8 Priority, u8 Trigger)函数的时候，发现只能设置上升沿或者高电平触发，那如果我要设置低电平或者下降沿触发该怎么做呢？

评分

等级-LV1-ChipDebug

2年前更新33次阅读

提问用输出的完成标志位控制输入使能是否合理？

大家好，本人正在学习FPGA的基本知识，目前正在编写板子和上位机的UART串口通信环回程序，其中发送端的输入输出定义如下所示module uart_tx_fsm
#( parameter SYS_CLK_FREQ = 50_000_000, parameter BAUD_RATE = 9600
)( input i_sys_clk, input i_asyn_rst_n...

FPGA常见问题

评分

等级-LV1-ChipDebug

2年前更新65次阅读

已解决FPGA工作异常

FPGA的型号是xilinx XC3S200A FPGA程序可正常加载，加载后测量DONE拉高、PROG_B拉高、INIT_B拉高。出现的问题：10块板卡中有7块不能正常工作，故障启动完成后部分工作引脚不能正常拉高。想问下DONE拉高、PROG_B拉高、INIT_B拉高后，FPGA的程序就一定正常工作...

等级-LV1-ChipDebug

DONE拉高只表示FPGA加载成功，检查下部分工作引脚不能正常拉高的BANK电压，更可能是你的样口焊接不良。

评分

等级-LV1-ChipDebug

2年前发布89次阅读

已解决安路芯片之前正常下载或擦除程序，突然擦除或写入程序失败，用的还是例程不知道咋回事，芯片型号是对的，是芯片自锁了吗

安路芯片之前正常下载或擦除程序，突然擦除或写入程序失败，用的还是例程不知道咋回事，芯片型号是对的，是芯片自锁了吗-ChipDebug

评分

等级-LV1-ChipDebug

2年前发布126次阅读

提问modelsim显示定点小数时，小数位超过30位不能正确显示。

vivado和modelsim联合仿真，i_signal_1的数据格式是fix48_46。但在modelsim的global signal radix里一旦设置超过30位小数位，显...

modelsim显示定点小数时，小数位超过30位不能正确显示。-ChipDebug

modelsim显示定点小数时，小数位超过30位不能正确显示。-ChipDebug

评分

上一页 1…36 373839 40…1068 下一页跳转