SOC FPGA论坛首页-ChipDebug-第37页

SOC FPGA论坛首页-ChipDebug-第37页

等级-LV2-ChipDebug

3年前更新139次阅读

技术白皮书 | EasyCDR®——满足您特定需求的定制化解决方案

1. SerDes介绍
SerDes由串行器（Serializer）和解串器（Deserializer）两个英文单词组合而成。SerDes可以通过同轴电缆或双绞线传...

技术白皮书 | EasyCDR®——满足您特定需求的定制化解决方案-ChipDebug

技术白皮书 | EasyCDR®——满足您特定需求的定制化解决方案-ChipDebug

技术白皮书 | EasyCDR®——满足您特定需求的定制化解决方案-ChipDebug

+2

技术白皮书 | EasyCDR®——满足您特定需求的定制化解决方案-ChipDebug

评分

等级-LV2-ChipDebug

3年前更新38次阅读

如何做到一套FPGA工程无缝兼容两款不同的板卡？

试想这样一种场景，有两款不同的FPGA板卡，它们的功能代码90%都是一样的，但是两个板卡的管脚分配完全不同，一般情况下，我们需...

如何做到一套FPGA工程无缝兼容两款不同的板卡？-ChipDebug

如何做到一套FPGA工程无缝兼容两款不同的板卡？-ChipDebug

评分

等级-LV2-ChipDebug

3年前更新67次阅读

Xilinx FPGA芯片内部时钟和复位信号使用

如果FPGA没有外部时钟源输入，可以通过调用STARTUP原语，来使用FPGA芯片内部的时钟和复位信号，Spartan-6系列内部时钟源是50MHz...

Xilinx FPGA芯片内部时钟和复位信号使用-ChipDebug

Xilinx FPGA芯片内部时钟和复位信号使用-ChipDebug

评分

等级-LV2-ChipDebug

3年前更新613次阅读

Xilinx FPGA Multiboot设计与实现（Spartan-6和Kintex-7示例）

都有哪些内容？
FPGA固件升级方案
Golden镜像和Multiboot镜像简介
ISE环境下实现（XC6SLX9）

Xilinx FPGA Multiboot设计与实现（Spartan-6和Kintex-7示例）-ChipDebug

Xilinx FPGA Multiboot设计与实现（Spartan-6和Kintex-7示例）-ChipDebug

Xilinx FPGA Multiboot设计与实现（Spartan-6和Kintex-7示例）-ChipDebug

+13

Xilinx FPGA Multiboot设计与实现（Spartan-6和Kintex-7示例）-ChipDebug

评分

等级-LV2-ChipDebug

3年前更新118次阅读

获取Xilinx FPGA芯片IDCODE的4种方法（支持任何FPGA型号）

Xilinx任何一款FPGA型号都有一个唯一的IDCODE，用来区分不同的产品，同一型号不同封装的FPGA IDCODE是一致的，可以通过JTAG、ICA...

获取Xilinx FPGA芯片IDCODE的4种方法（支持任何FPGA型号）-ChipDebug

获取Xilinx FPGA芯片IDCODE的4种方法（支持任何FPGA型号）-ChipDebug

获取Xilinx FPGA芯片IDCODE的4种方法（支持任何FPGA型号）-ChipDebug

+4

获取Xilinx FPGA芯片IDCODE的4种方法（支持任何FPGA型号）-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新100次阅读

【FPGA图像处理实战】- 彩色图像灰度化

一、彩色图像处理灰度化
彩色图像灰度化是一种将彩色图像转换为灰度图像的过程。在RGB模型中，如果R=G=B时，则彩色表示一...

【FPGA图像处理实战】- 彩色图像灰度化-ChipDebug

【FPGA图像处理实战】- 彩色图像灰度化-ChipDebug

【FPGA图像处理实战】- 彩色图像灰度化-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新253次阅读

万字长文带你搞懂JTAG的门门道道

前言
JTGA这个东西IC和嵌入式靓仔们肯定是有用过的，但是对于JTAG内部的东西，以及实现如果不了解的，可以看看这篇文章。
之前和...

万字长文带你搞懂JTAG的门门道道-ChipDebug

万字长文带你搞懂JTAG的门门道道-ChipDebug

万字长文带你搞懂JTAG的门门道道-ChipDebug

+18

万字长文带你搞懂JTAG的门门道道-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新100次阅读

技术货：傅立叶分析和小波分析之间的关系？（通俗讲解）

从傅里叶变换到小波变换，并不是一个完全抽象的东西，完全可以讲得很形象。小波变换有着明确的物理意义，如果我们从它的提出时所...

技术货：傅立叶分析和小波分析之间的关系？（通俗讲解）-ChipDebug

技术货：傅立叶分析和小波分析之间的关系？（通俗讲解）-ChipDebug

技术货：傅立叶分析和小波分析之间的关系？（通俗讲解）-ChipDebug

+17

技术货：傅立叶分析和小波分析之间的关系？（通俗讲解）-ChipDebug

评分

等级-LV4-ChipDebug

3年前更新126次阅读

一个硬件工程师说：RF 数据转换器软件驱动真的很简单！

转自Xilinx 官微
在我的职业生涯中，我一直从事模拟和混合信号系统、FPGA 架构、I/O 和信号完整性方面的工作。所以我真的...

一个硬件工程师说：RF 数据转换器软件驱动真的很简单！-ChipDebug

一个硬件工程师说：RF 数据转换器软件驱动真的很简单！-ChipDebug

一个硬件工程师说：RF 数据转换器软件驱动真的很简单！-ChipDebug

+8

一个硬件工程师说：RF 数据转换器软件驱动真的很简单！-ChipDebug

评分

等级-LV2-ChipDebug

3年前更新228次阅读

精set_input_delay如何约束？

首先还是需要明确一点，这个约束没有延迟的作用，如果需要对输入信号做延迟，就要使用IODELAY这种原语。
什么是input_delay？
...

set_input_delay如何约束？-ChipDebug

set_input_delay如何约束？-ChipDebug

set_input_delay如何约束？-ChipDebug

+2

set_input_delay如何约束？-ChipDebug

FPGA常见问题

评分

等级-LV2-ChipDebug

3年前更新320次阅读

精set_output_delay如何约束？

上一篇我们讲过set_input_delay：
set_input_delay如何约束？
什么是output_delay？
顾名思义，output_delay就是指输出端口...

set_output_delay如何约束？-ChipDebug

set_output_delay如何约束？-ChipDebug

set_output_delay如何约束？-ChipDebug

+3

set_output_delay如何约束？-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新155次阅读

光刻机行业报告2023

转自网络，报告来源：中泰电子团队

光刻机行业报告2023-ChipDebug

光刻机行业报告2023-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

3年前更新157次阅读

【FPGA图像处理实战】- RGB与HSV互转

HSV颜色空间也是图像处理中常用一个颜色空间，主要应用于调色处理。本文将介绍一下RGB与HSV互转，其中复杂度比“RGB与YUV互...

【FPGA图像处理实战】- RGB与HSV互转-ChipDebug

【FPGA图像处理实战】- RGB与HSV互转-ChipDebug

【FPGA图像处理实战】- RGB与HSV互转-ChipDebug

+1

【FPGA图像处理实战】- RGB与HSV互转-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新44次阅读

单独使用modelsim仿真xilinx

如何使用modelsim仿真xilinx 直接在modelsim软件内执行.do文件进行仿真，不通过vivado调用modelsim，vivado仅用于生成IP核。 1....

单独使用modelsim仿真xilinx-ChipDebug

单独使用modelsim仿真xilinx-ChipDebug

评分

等级-LV4-ChipDebug

3年前更新212次阅读

了解并缓解 Xilinx 7 系列器件中的系统级 ESD 和 EOS 事件

By: James Karp, Michael Hart, and Tc Chai
半导体行业的规模化趋势（称为“摩尔定律”）会导致集成电路组件级静电放电 (ESD) ...

了解并缓解 Xilinx 7 系列器件中的系统级 ESD 和 EOS 事件-ChipDebug

了解并缓解 Xilinx 7 系列器件中的系统级 ESD 和 EOS 事件-ChipDebug

了解并缓解 Xilinx 7 系列器件中的系统级 ESD 和 EOS 事件-ChipDebug

评分

等级-LV3-ChipDebug

3年前更新119次阅读

已解决为什么使用TD下的FIFOIP核写数据写时钟写请求仿真对但是empty的标志信号一直为高，full一直为低

有个坛友在别的帖子的回复里问问题，我也不知道为啥就是不能再开一帖，莫非是网站的UI设计不合理，导致大家很难找到发帖按钮...

为什么使用TD下的FIFOIP核写数据写时钟写请求仿真对但是empty的标志信号一直为高，full一直为低-ChipDebug

为什么使用TD下的FIFOIP核写数据写时钟写请求仿真对但是empty的标志信号一直为高，full一直为低-ChipDebug

为什么使用TD下的FIFOIP核写数据写时钟写请求仿真对但是empty的标志信号一直为高，full一直为低-ChipDebug

为什么使用TD下的FIFOIP核写数据写时钟写请求仿真对但是empty的标志信号一直为高，full一直为低-ChipDebug

评分

等级-LV1-ChipDebug

3年前发布58次阅读

提问使用ChipWatcher抓到的波形与代码逻辑不符，有跳变。

在使用安路FPGA时，使用Chipwatcher进行抓波形的时候，其波形与代码逻辑不符，如图，其中代码逻辑为shift_r={shift_r[9:0], shif...

使用ChipWatcher抓到的波形与代码逻辑不符，有跳变。-ChipDebug

评分

等级-LV1-ChipDebug

3年前发布65次阅读

提问Vivado的RS Decoder IP核问题

使用Vivado的RS译码IP进行译码时，校验数据出现了数据的前面16位，然后数据后移了16位，请问解决方案！输入数据全是8‘d49，编码...

Vivado的RS Decoder IP核问题-ChipDebug

Vivado的RS Decoder IP核问题-ChipDebug

Vivado的RS Decoder IP核问题-ChipDebug

Vivado的RS Decoder IP核问题-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新40次阅读

莱迪思不断快速扩展产品组合，开启下一个创新时代

全新推出莱迪思Avant-G和Avant-X中端FPGA、专用解决方案集合和软件更新
在今天的莱迪思开发者大会上，莱迪思半导体宣布继续扩展其产品线，推出了多款全新硬件和软件解决方案更新。莱迪思推出了两款基于屡获殊荣的莱迪思Avant™中端平台打造的全新创新中端FPGA...

Lattice-莱迪斯

评分

等级-LV3-ChipDebug

3年前更新87次阅读

已解决两个ADC怎么同时使用？硬件怎么配置呢？

有买了板子的朋友问到EF2如何同时使用两个ADC，客服确实不清楚，我这里给大家作一下解答。
首先参见这个帖子https://chipdebug.c...

两个ADC怎么同时使用？硬件怎么配置呢？-ChipDebug

两个ADC怎么同时使用？硬件怎么配置呢？-ChipDebug

评分

等级-LV3-ChipDebug

3年前发布29次阅读

分享个逻辑分析仪前端电路

分享个逻辑分析仪前端电路-ChipDebug

评分

等级-LV3-ChipDebug

3年前更新53次阅读

分享个基于安路EG4 FPGA的HDMI氛围灯资源

该帖子部分内容已隐藏

评分

等级-LV1-ChipDebug

3年前更新53次阅读

已解决安路EF2L15开发板时钟问题

版主你好，我购买了安路EF2L15核心开发板，原理图发现只有一个时钟CLK_5M，但这个时钟不能作为锁相环输入，这个的确只有5MHZ吗？

评分

等级-LV1-ChipDebug

3年前发布98次阅读

提问FIFO读写问题

大佬们，求助个问题：连续的数据流存到异步FIFO中，读写时钟的频率相同，但是不同源，所以会有相位差积累，会不会随着时间推移出现读空或写满的情况？如何才能避免这个问题呢？

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新113次阅读

Vivado 约束 – 为什么以及何时需要 set_multicycle_path 来约束输入和输出路径？

Vivado 约束 - 为什么以及何时需要 set_multicycle_path 来约束输入和输出路径？
当默认的最差要求基于源时钟和目标时钟之间的波...

Vivado 约束 - 为什么以及何时需要 set_multicycle_path 来约束输入和输出路径？-ChipDebug

Vivado 约束 - 为什么以及何时需要 set_multicycle_path 来约束输入和输出路径？-ChipDebug

Vivado 约束 - 为什么以及何时需要 set_multicycle_path 来约束输入和输出路径？-ChipDebug

评分

卑微打工仔

等级-LV1-ChipDebug

3年前发布170次阅读

提问向各位大佬请教关于FPGA 做图像处理出现输出图像错乱的问题

HDMI 想请教大佬们，我最近做一个工程，需要对摄像头采集进来的数据进行处理后缓存到ddr3中，数据处理完后会一次性输出一帧数据（800*...

向各位大佬请教关于FPGA 做图像处理出现输出图像错乱的问题-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新178次阅读

比NTP还牛逼的时间同步协议：1588v2，亚微秒级！

在当今快速发展的数字化世界中，时间同步已成为确保网络系统高效运行的关键技术。1588v2协议，全称为IEEE 1588-2008标准，是实现...

比NTP还牛逼的时间同步协议：1588v2，亚微秒级！-ChipDebug

比NTP还牛逼的时间同步协议：1588v2，亚微秒级！-ChipDebug

比NTP还牛逼的时间同步协议：1588v2，亚微秒级！-ChipDebug

+12

比NTP还牛逼的时间同步协议：1588v2，亚微秒级！-ChipDebug

评分

等级-LV1-ChipDebug

3年前发布91次阅读

有没有遇到ZYNQ PS调试很不稳定的

如题，尤其是大工程的调试后期简直地狱。下载，调试，单步等基本操作的成功率很低，经常无法下载或者进入调试，不知是环境的问题还是下载器的问题。
芯片为ZYNQ 7Z020,Vitisv版本为2023.1,下载器为Cable。

评分

等级-LV1-ChipDebug

3年前发布91次阅读

求助：请问有靠谱的FPGA芯片维修厂家吗

购买的黑金核心板板载的FPGA芯片坏了，请问有靠谱的维修厂家可以修理吗

评分

等级-LV2-ChipDebug

3年前更新60次阅读

经过BUFGMUX的时钟该如何约束

时序场景如下图所示，clk0和clk1两个时钟输入，经过BUFGMUX后，输出到后面的逻辑，但同时clk0和clk1还分别驱动了其他逻辑。
此时...

经过BUFGMUX的时钟该如何约束-ChipDebug

FPGA常见问题

评分

上一页 1…35 363738 39…1068 下一页跳转