SOC FPGA论坛首页-ChipDebug-第995页

SOC FPGA论坛首页-ChipDebug-第995页

一只小菜鸡

等级-LV1-ChipDebug

2年前发布28次阅读

lattice radiant certus-pro NX 系列SDI IP core

certus-pro NX 系列，所使用的为PNX100 ，主要实现的功能是将SDI 解析后转换位标准的BT1120外同步时序，送到cross-link系列NX17内部，NX17使用D-PHY ip core将SDI数据发送给高通。
但是出现一个很奇怪的现象，程序没有烧到外部flash时，工作正常，固化到外部f...

Lattice-莱迪斯

评分

小孩到大人

等级-LV1-ChipDebug

1年前发布70次阅读

提问FPGA的udp通信

目前是在做一个项目，其中FPGA板卡上的程序已经固化（应该是没有问题的）。使用别人的开发上位机软件不能正常的与FPGA通信，在电脑上能够看见连接到未知的网络。此时怀疑是FPGA的IP和MAC地址没有设定好，但是现在又无法确定FPGA的程序中的IP地址具体设置为什...

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

1年前更新109次阅读

No serial flash detected, aborting flash programming

现象：通过Jtag bridge 烧写flash时提示 “No serial flash detected, aborting flash programming” 。结论: 2023.2及之前的版...

No serial flash detected, aborting flash programming-ChipDebug

易灵思(Elitestek)

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

1年前更新22次阅读

ERROR: overwriting previous definition of module ‘xxx’ (VERI-1206)

该帖子部分内容已隐藏

易灵思(Elitestek)

评分

等级-LV2-ChipDebug

8年前发布71次阅读

请教LATTICE FGPA CPLD 几个系列的区别？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

7年前发布22次阅读

在哪里可以找到更新日志和新软件版本中的新功能列表？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

7年前发布19次阅读

在配置FPGA之后，我是否可以配置LatticeMico32来运行我的应用程序，并且仍然可以访问LatticeMico32调试功能？推荐阅读

LatticeMico32教程描述了一个生成平台的过程，该平台旨在用于尚未完全配置的硬件。此初始版本被视为开发平台映像。开发平台允许您执行必要的步骤来配置新构建的电路板，尤其是将用于LatticeMico32操作码的未编程非易失性存储器。
本教程还介绍了如何配置Latti...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

7年前发布18次阅读

如何在ABEL模块中为总线创建原理图符号？

ABEL语言没有办法直接为引脚定义总线。总线通常用内部定义的总线定义。这是一个例子：
声明CK引脚; “时钟输入
Q8..Q0引脚istype'reg'; “反输出
count = [Q8..Q0]; “创建内部总线

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

7年前发布19次阅读

Lattice PCIe端点IP是否支持“多功能”设备？

莱迪思PCIe IP没有多功能设备支持。
有关莱迪思的多功能设备支持，请与您最近的设备联系
莱迪思本地销售
获得由Trellisys开发的第三方IP，以支持莱迪思器件的此功能。

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

7年前发布16次阅读

ICE40UT没有GNDPLL引脚，还是建议使用正常的GND连接在VCPCLPLL上使用一个过滤器？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

7年前发布22次阅读

一旦我将PLL分频器设置为特定频率，我可以更改输入频率并仍然实现锁定吗？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

7年前发布11次阅读

流引擎60.1：不使用选项模板的更改

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

7年前发布11次阅读

硬件调试器：不能选择许多内部信号

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

7年前发布25次阅读

设计管理器M1.3/M1.4/M1.5：“调用流引擎的非法命令行”，在路径中使用空格时产生；BASUT 215

描述关键字：M1、设计管理器、流程引擎、非法命令行、空间、BASUT 215紧迫性：标准一般描述：在M1设计管理器中创建新设计之后选择Realth-＆Gt；Run，消息框可能与以下错误信息：“调用流程引擎的非法命令行”解决方案从1.5版本开始，这个味精已经被制造出来了...

评分

等级-LV2-ChipDebug

7年前发布2次阅读

F1 Xabel-Error：HI301-不能将设计适合于任何指定的器件

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

7年前发布3次阅读

M1.4 PAR——XC3000和XC5200路由器将错误地使用路由TURUS在未使用的焊盘中。

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

7年前发布4次阅读

HW-130／第三方Programmer（如数据IO、BP）：支持的文件格式。MCS，.EXO，TEK，但不是。

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

7年前发布13次阅读

12.1时序分析仪-如何确定下游器件是否会有一个保持时间违反？（TCE-S min）

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

7年前发布8次阅读

LogICORPCI-逻辑接口支持中断吗？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

7年前发布8次阅读

ViTEX/-E/-II/II II Pro/E 4SpartanII/-III/- 3 XPower——什么是Web功率工具（估计器），我在哪里可以找到如何使用它们的信息？

描述我如何估计我的Xilinx FPGA的功率？解决方案Xilinx提供了三种功率估算方法：Excel电子表格、Web应用程序和XPOWER。除了SpartanIIE外，Excel电子表格在2004年初就被删除了。其主要原因是无法提供数据更新时，他们变得可用。没有预期的更新SpartanIIE电子表...

评分

等级-LV2-ChipDebug

7年前发布1次阅读

1.5 ISSMAP：FATALHOLL错误：BASTE：BASETESPEC.C:1197:1.87.18.4-未能创建TSPEC的DpHPaseDelaySuto to

描述关键词：映射。限制，闩锁，从紧迫性：标准问题描述：当一个Afto约束放置在一个驱动一个iBF结尾的磁盘上时在IFFX锁存器的G输入端，由MAP发出下列错误：FATALL错误：BASTE：BASTETSPEC.C:1197:1.87.18.4-创建失败TSPEC TSLAT进程的DpPaseDelayyFROTO将终止...

评分

等级-LV2-ChipDebug

7年前发布5次阅读

XPLA专业-什么时候酷跑将融入WebPACK？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

7年前发布1次阅读

Windows 95/98：Xilinx软件GUI不上来

描述关键词：Windows，GUI，设计管理器，项目管理器，JtagProgrammer紧迫性：标准描述：在Windows 95/98平台上，Xilinx软件顾不来。解决方案在AutoExc.BAT文件中，确保1）Xilinx变量设置如下：设置xilinx＝c:\lt；2）在路径变量中，应该有一个Xilinx软件路径...

评分

等级-LV2-ChipDebug

7年前发布1次阅读

在不进行周期约束的情况下指定的时序分析器/约束偏移约束在高级分析过程中导致堆芯转储。

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

7年前发布4次阅读

VITEX/EBank规则差异，混合不同的I/O标准，VREF，Vcco

描述VIETEX和VITEX-E之间的Bank规则有什么不同？γ我可以使用一个标准的输入和来自同一Bank的不同标准的输出吗？解决方案不同之处：在ViTEX中，输入缓冲器由VCCNT供电，输出缓冲器由VCCO供电。在VITEX-E中，LVTLL、LVCMOS2和PCI输入缓冲器由VCCO供电。这在ViT...

评分

等级-LV2-ChipDebug

7年前发布7次阅读

3.1i XC400 0xLA包文件- XC4085 XLA BG352包有坏引脚输出。

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

7年前发布1次阅读

4.1i CPLD HPROF6-程序在JEDEC文件创建期间挂起

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

7年前发布2次阅读

LogICOR直接数字综合（DDS）V3.0-“Sim有一个问题，实现选择核心。不会生成实现网表。

描述关键字：生成器、核心生成器3.1i、IP更新3、版本3、直接数字综合器、DDS、块ROM我使用的是DDS V3.0，目标是ViTeX II器件。我选择使用块ROM实现，并且AM运行Windows。当我选择“生成”按钮时，报告如下错误：“Sim在执行选择核时遇到了问题。不会生成实现...

评分

等级-LV2-ChipDebug

7年前发布4次阅读

3.1i核心生成器-“错误：一些初始值与内存初始化基数或数据宽度不匹配”

描述关键词：分布式存储器、双端口块存储器、单端口块存储器紧迫性：标准一般描述：对小数点数据和行提要的COE文件没有正确地分析一些内核；因此，当加载一个.COE文件时，可能会看到以下错误，其中使用10的基数来指定内存初始化值，并且数据被分成单独的行：...

评分

等级-LV2-ChipDebug

7年前发布3次阅读

91i使用Burne shell衍生工具（KSH或BASH）

描述当我使用转弯引擎和登录shell是Burne shell派生（BASH，KSH）时，PAR不会在远程节点上运行。报告的错误消息包括：“/bin /SH：PAR：未找到”“Xilinx不是一个标识符”“L.S. 1：PAR：致命：LabPalBase.So：OPEN失败：没有这样的文件或目录”解决方案当登...

评分

上一页 1…993 994995996 997…1063 下一页跳转