SOC FPGA论坛首页-ChipDebug-第994页

SOC FPGA论坛首页-ChipDebug-第994页

等级-LV1-ChipDebug

7年前发布11次阅读

Virtex-5 GTP / GTX RocketIO – SIM_MODE属性说明

问题描述从ISE Design Suite 10.1.02开始，仅将仿真属性SIM_MODE添加到用于GTP和GTX收发器的secureIP模型中。解决/修复方法 SIM_MODE是GTP和GTX收发器的新增属性，允许用户在两个模型之间为两个收发器选择：FAST和LEGACY。

评分

等级-LV1-ChipDebug

7年前发布5次阅读

10.1 EDK，MPMC v4.01.a – 使用控制端口时，PLB PIM无法正常工作

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布2次阅读

9.2.01 – 用于DSP的系统生成器 – 当我定制自定义Spartan-3A DSP JTAG硬件协同仿真目标时，为什么我会因大时钟偏差而导致保持时序违规？

问题描述当我尝试将我的设计生成到硬件cosim块时，由于保持违规而导致PAR中的定时错误，并且没有获得硬件cosim块。解决/修复方法当针对JTAG硬件协同仿真目标时，Spartan-3A DSP器件的硬件协同仿真逻辑的一些细微变化会导致该器件的保持时间违规。这些设计中...

评分

等级-LV1-ChipDebug

7年前发布1次阅读

10.1时序分析/布局规划编辑器，交叉探测 – 物理路径视图与转换路径视图（交叉探测）不匹配

问题描述当我将PERIOD约束下列出的路径交叉探测到物理/实现技术视图和逻辑/转换视图时，物理/实现视图看起来正确和完整，但逻辑/转换视图不完整，只显示最终挡在路上。解决/修复方法此问题计划在设计工具的下一个主要版本中修复。

评分

等级-LV1-ChipDebug

7年前发布1次阅读

9.2i EDK，PowerPC 405 – 使用proc_sys_reset对PowerPC405设计有效的多周期或复位约束是什么？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布3次阅读

LogiCORE CORDIC v3.0 – CORDIC内核是否可用于Virtex-5，Spartan-3A或Spartan-3A DSP？

问题描述 CORDIC内核是否可用于Virtex-5，Spartan-3A或Spartan-3A DSP？解决/修复方法（Xilinx答复29570）。

评分

等级-LV1-ChipDebug

7年前发布1次阅读

9.1i ISE – 尝试从编程工具安装中获取settings.sh/settings.csh文件时的“XILINX：未定义变量”

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布3次阅读

BSDL文件 – xa2c32a_qf32.bsd文件在9.1.01中具有不正确的IDCODE

问题描述 xa2c32a_qf32.bsd器件在9.1.01中的BSDL文件中具有不正确的IDCODE。解决/修复方法此问题已在最新的9.1i Service Pack中修复，可在以下位置获得： http://www.xilinx.com/xlnx/xil_sw_updates_home.jsp

评分

等级-LV1-ChipDebug

7年前发布3次阅读

9.1i PCI / PCI-X LogiCOREs – 9.1i DVD无意中提供的PCI和PCI-X内核

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布2次阅读

8.2i ISE – 重新打开项目后，Project Navigator不必要地重新运行Xplorer脚本

问题描述关键字：翻译，MAP，PAR，状态，完整，最新，报告，配置，位，运行，实现解决/修复方法 http://www.xilinx.com/xlnx/xil_sw_updates_home.jsp

评分

等级-LV1-ChipDebug

7年前发布2次阅读

9.1i ISE – 无法从Project Navigator调用Synplify Pro;发生“expr：command not found”消息

问题描述关键词：综合，8.4.0，Linux 解决/修复方法例

评分

等级-LV1-ChipDebug

7年前发布1次阅读

LogiCORE块内存生成器v1.1 – “错误：coreutil – 无法生成输出产品”或在生成大内存时耗尽RAM

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

7年前发布3次阅读

Spartan-3E – 生产步进硅的设计工具要求

问题描述如何在ISE设计工具中定位Spartan-3E生产步进器件？解决/修复方法对于步进Spartan-3E零件，无需对设计工具进行特殊输入。不需要设置CONFIG STEPPING约束。唯一的设计工具要求是必须使用生产速度文件来实现生产应用程序。有关生产速度文件状态的更多信...

评分

等级-LV1-ChipDebug

7年前发布6次阅读

7.1 – 系统生成器 – 模型正确仿真但在硬件中不起作用

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布2次阅读

Virtex-4 RocketIO – 如果我使用TX / RXCLKMODE属性更改时钟多路复用器上的选择，是否必须发出PMARESET？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布3次阅读

LogiCORE FIR编译器v2.0和MAC FIR v5.1 – 当用作抽取滤波器时，为什么在复位MAC FIR后RFD信号不会置为有效？

问题描述当用作抽取滤波器时，为什么在重置MAC FIR后RFD信号不会断言？ FIR FIR内核已被FIR编译器取代，应该用于所有新的Virtex-4设计。此问题仍会影响针对以下架构的基于MAC的FIR滤波器的FIR编译器： Virtex-II，Virtex-II Pro，Spartan-3，Spartan-3E，Spa...

评分

等级-LV1-ChipDebug

7年前发布24次阅读

7.1i XST – “错误：Xst：872 – ”file.v“第xx行：不支持的目标。”

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布1次阅读

6.3i UniSim，SimPrim，定时 – 仿真中可以看到RAMB16的DOA / B输出不正确（Verilog）

问题描述关键词：仿真，Virtex-4，零，DOB，行为，输出，意外解决/修复方法

评分

等级-LV1-ChipDebug

7年前发布2次阅读

6.3 / 6.2 EDK，GDB – “错误：不知道要为编译器调用什么调试器”

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布2次阅读

LogiCORE OPB 10/100以太网MAC / MII到RMII – 当与MII到RMII接口一起使用时，OPB 10/100 EMAC核心有哪些限制？

问题描述问题描述：具有MII_to_RMII接口的OPB 10/100 EMAC核心需要哪些约束？解决/修复方法当OPB 10/100 EMAC核心与MII到RMII接口一起使用时，需要以下约束： NET“Ref_Clk”TNM_NET =“Ref_Clk_GRP”; TIMESPEC“TSTXOUT”=从“Ref_Clk_GRP”到“PADS”5 n...

评分

等级-LV1-ChipDebug

7年前发布20次阅读

Spartan-3 – 我在哪里可以获得ISE 6.1i的新FG320软件包的软件支持？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

7年前发布7次阅读

6.3i PAR“错误：放置 – 以下一组组件需要放置在一个非常特殊的结构中……”

问题描述关键词：模块化，形状，结构，约束，装配，ISE，布局，布线解决/修复方法

评分

等级-LV1-ChipDebug

7年前发布10次阅读

11.1 CORE Generator，EDK – CORE Generator和EDK附带的免费IP列表

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布12次阅读

3.2 EDK – 在启用D-Cache的情况下编译MicroBlaze时，NGDBuild失败

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

7年前发布102次阅读

有大神打通过MIPI接口的显示屏吗？小白菜有问题想请教?

该帖子内容已隐藏，请登录后查看

登录后继续查看

FPGA常见问题

评分

等级-LV2-ChipDebug

3年前更新85次阅读

LATTICE FPGA 用户将所有BNAK设置为3.3V，并且用户想要分配输入缓冲区LVTTL33，却不能选择“N / A”。

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

3年前更新24次阅读

digital image processing的MATLAB实现第2版（美） PDF + 完整源码资源

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

1

等级-LV4-ChipDebug

3年前更新6次阅读

niosII 起步练习

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV2-ChipDebug

3年前发布6次阅读

VHDL 学习资料分享

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV1-ChipDebug

3年前更新12次阅读

你不一定知道的eFPGA

FPGA的旧时代似乎已经走向终结。此前，华尔街日报爆出AMD正在就收购赛灵思（Xilinx）进行谈判。如果该交易达成，交易额可能会超过300亿美元（约合人民币2014.44亿元）。2022年2月14日，AMD 完成了对 Xilinx 的收购，由于过去的时间里 AMD 的股价上涨，最终成...

FPGA新闻资讯

评分

上一页 1…992 993994995 996…1063 下一页跳转