Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者， 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持，可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
8年前发布232次阅读
6年前发布230次阅读
8年前发布229次阅读
8年前发布228次阅读
8年前发布226次阅读
8年前发布225次阅读
8年前发布224次阅读
8年前发布221次阅读
8年前发布220次阅读
8年前发布220次阅读
8年前发布218次阅读
![Vivado-Synthesis：在实例化中重写的Verilog参数失败，出现“ERROR：[Synth 8-3438]”-ChipDebug](/upfiles/error_icon.jpg){kind=icon}
7年前发布218次阅读
7年前发布215次阅读
4年前更新214次阅读
3年前更新211次阅读
8年前发布210次阅读
8年前发布209次阅读
8年前发布209次阅读
8年前发布208次阅读
4年前更新208次阅读
4年前更新207次阅读
8年前发布207次阅读
4年前更新207次阅读
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者， 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持，可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
帖子
1.1W+
互动
479
阅读
33.1W+
搜索
最新的帖子
1.Xilinx ISE 查看子模块资源消耗（我的是14.7，可能跟你的版本略有差异）
先选中顶层，然后在流程的MAP这里右键打开属性对话框，勾上detail, 然后在报告的13项里面查看
2.xilinx有一个专门的文档工具，在这里
https://www.xilinx.com/support/documentation-navigation/overview.html