SOC FPGA论坛首页-ChipDebug-第776页

SOC FPGA论坛首页-ChipDebug-第776页

等级-LV2-ChipDebug

1年前更新64次阅读

使用LiteX快速创建FPGA SoC工程（6）

本节是主要是实战。通过为自己的开发板定义 Platform 文件和 Target 文件来创建一个简单的 SoC。一、为开发板创建 Platform 文件...

使用LiteX快速创建FPGA SoC工程（6）-ChipDebug

评分

等级-LV2-ChipDebug

1年前更新128次阅读

使用LiteX快速创建FPGA SoC工程（7）一

本章介绍烧写上一章编译生成的bit文件，并运行linux系统一、烧写FPGALiteX默认的UART串口速度为115200，可以先通过PC上的串口软...

使用LiteX快速创建FPGA SoC工程（7）一-ChipDebug

使用LiteX快速创建FPGA SoC工程（7）一-ChipDebug

使用LiteX快速创建FPGA SoC工程（7）一-ChipDebug

+6

使用LiteX快速创建FPGA SoC工程（7）一-ChipDebug

评分

等级-LV2-ChipDebug

1年前更新61次阅读

使用LiteX快速创建FPGA SoC工程（7）二

本章介绍 BaseSoC 的继承关系的细节。一、BaseSoC以下是上一章节所使用的 Target 文件中的 BaseSoC 的代码：# BaseSoC ---------...

使用LiteX快速创建FPGA SoC工程（7）二-ChipDebug

评分

等级-LV2-ChipDebug

1年前更新51次阅读

使用LiteX快速创建FPGA SoC工程（8）

本章介绍如何添加自定义的组件。(前面发布了两个第7章节，内容是不同的）一、错误纠正在使用LiteX快速创建FPGA SoC工程（7）的 2.2 章节中，实际上如果不是需要专门定制 image 的话，在litex-board的target目录中执行以下命令即可，注意，--cpu-variant的...

评分

等级-LV2-ChipDebug

1年前更新62次阅读

使用LiteX快速创建FPGA SoC工程（9）

本章介绍如何添加一个能被 CPU 通过寄存器来控制的自定义组件。一、项目介绍假设我们有一个流水灯的 Verilog 代码，如下：module...

使用LiteX快速创建FPGA SoC工程（9）-ChipDebug

使用LiteX快速创建FPGA SoC工程（9）-ChipDebug

使用LiteX快速创建FPGA SoC工程（9）-ChipDebug

使用LiteX快速创建FPGA SoC工程（9）-ChipDebug

评分

等级-LV2-ChipDebug

1年前更新99次阅读

使用LiteX快速创建FPGA SoC工程（10）

本章介绍如何添加一个AXI-Lite接口的Verilog IP到SoC中。一、背景介绍上一章，我们通过添加能被CPU控制的CSR间接实现了对简单的...

使用LiteX快速创建FPGA SoC工程（10）-ChipDebug

使用LiteX快速创建FPGA SoC工程（10）-ChipDebug

使用LiteX快速创建FPGA SoC工程（10）-ChipDebug

+5

使用LiteX快速创建FPGA SoC工程（10）-ChipDebug

评分

等级-LV2-ChipDebug

1年前发布154次阅读

用FPGA创建SoC如此容易

用FPGA创建SoC如此容易
项目地址
❝
https://github.com/enjoy-digital/litex/wiki

用FPGA创建SoC如此容易-ChipDebug

用FPGA创建SoC如此容易-ChipDebug

用FPGA创建SoC如此容易-ChipDebug

+22

用FPGA创建SoC如此容易-ChipDebug

评分

等级-LV2-ChipDebug

1年前更新39次阅读

在 Arty A7 上用 LiteX 和 VexRiscv 跑 Linux

Arty A7 是一款 Digilent 出品的 FPGA 开发板，为了在它上面跑 Linux，可以用 LiteX 生成由 VexRiscv 作为 RISC-V 核心的 SoC，最后可以在开发板上把 Linux 跑起来。litex 安装¶litex 安装过程按照 https://github.com/enjoy-digital/litex/wiki/Installati...

评分

等级-LV2-ChipDebug

1年前发布43次阅读

在 LiteX 中使用 UART over JTAG

背景在给 Alinx AX7021 适配 LiteX 的时候，遇到一个问题：PL 上没有连接串口，只有 PS 连接了串口，如果用 RISC-V 软核的话，就会面临无串口可用的情况，除非在扩展 IO 上自己定义一个串口。因此研究了一下 LiteX 自带的 UART over JTAG 功能，在 Alinx AX70...

评分

等级-LV2-ChipDebug

1年前发布61次阅读

LiteX Boards 开源项目教程

项目介绍LiteX Boards 是一个开源项目，旨在为各种 FPGA 开发板提供支持。该项目由 LiteX-Hub 社区维护，支持超过 150 种来自不同 FPGA 供应商（如 Xilinx、Intel、Lattice、Efinix、Gowin 等）的开发板。这些开发板包括完全开源硬件的板子（如 Fomu、NeTV2、...

评分

等级-LV2-ChipDebug

1年前发布12次阅读

HDMI2USB-litex-firmware 项目常见问题解决方案

1. 项目基础介绍及主要编程语言HDMI2USB-litex-firmware https://github.com/timvideos/HDMI2USB-litex-firmware.git是一个开源项目，它基于 LiteX 工具开发了一款 HDMI2USB 固件。该项目是由 @enjoy-digital 开发的，它基于 misoc+migen（由 @M-Labs 创建）...

评分

等级-LV2-ChipDebug

1年前发布12次阅读

liteX相关资源

LiteX vs. Vivado: First ImpressionsUsing Python for creating hardware to record FOSS conferences!–youtubeenjoy-digital ...

liteX相关资源-ChipDebug

评分

等级-LV2-ChipDebug

1年前发布56次阅读

LiteX 定制 SoC 上使用 C 和 Rust 嵌入式 (RISC-V)

在使用了各种开发板、MCU 后，开始尝试自己在 FPGA 上定制一个 SoC，并用 C 和 Rust 给这个 SoC 开发固件、移植操作系统 (RT-Thr...

LiteX 定制 SoC 上使用 C 和 Rust 嵌入式 (RISC-V)-ChipDebug

LiteX 定制 SoC 上使用 C 和 Rust 嵌入式 (RISC-V)-ChipDebug

LiteX 定制 SoC 上使用 C 和 Rust 嵌入式 (RISC-V)-ChipDebug

LiteX 定制 SoC 上使用 C 和 Rust 嵌入式 (RISC-V)-ChipDebug

评分

等级-LV2-ChipDebug

1年前发布29次阅读

LiteX 定制 SoC 上移植实时系统 (RT-Thread)

__ _ __ _ __ / / (_) /____ | |/_/ / /__/ / __/ -_)> < /____/_/\__/\__/_/|_| Build your hardware, easily! (c) Copyr...

LiteX 定制 SoC 上移植实时系统 (RT-Thread)-ChipDebug

评分

等级-LV2-ChipDebug

1年前发布45次阅读

【LiteX】使用Python实现FPGA SoC构建的开源工具

简介LiteX的主要应用是对FPGA SoC进行自动化构建，可以通过一条指令完成所有构建步骤，使用的是Python脚本在构建过程中会作做很...

【LiteX】使用Python实现FPGA SoC构建的开源工具-ChipDebug

【LiteX】使用Python实现FPGA SoC构建的开源工具-ChipDebug

【LiteX】使用Python实现FPGA SoC构建的开源工具-ChipDebug

评分

等级-LV2-ChipDebug

1年前发布27次阅读

LiteX + RocketChip上的64位Linux运行指南

项目介绍本项目旨在演示如何在LiteX SoC框架结合RocketChip处理器上运行64位Linux系统。LiteX是由litex-hub维护的一个可扩展的FPGA软核平台，而RocketChip则是一个基于RISC-V架构的CPU。该项目使得开发者能够在多种FPGA平台上部署并运行先进的Linux环境，提供...

评分

等级-LV2-ChipDebug

1年前更新79次阅读

Nexys4 DDR开发 Litex启动Linux

前言
基于开源Litex去Boot Linux
一、Litex安装
这里不赘述，建议安装Linux环境下Litex环境，具体可按照官方步骤安装。

Nexys4 DDR开发 Litex启动Linux-ChipDebug

Nexys4 DDR开发 Litex启动Linux-ChipDebug

Nexys4 DDR开发 Litex启动Linux-ChipDebug

+7

Nexys4 DDR开发 Litex启动Linux-ChipDebug

评分

等级-LV2-ChipDebug

1年前更新91次阅读

用LiteX实现VexRiscv跑linux

前言
本项目使用litex创建了一个soc，包括VexRiscv+uart+ddr+led+flash，并在上面运行了linux操作系统。
litex的项目不原生支持...

用LiteX实现VexRiscv跑linux-ChipDebug

用LiteX实现VexRiscv跑linux-ChipDebug

用LiteX实现VexRiscv跑linux-ChipDebug

评分

等级-LV2-ChipDebug

1年前更新17次阅读

LiteX + RocketChip上的64位Linux运行指南

LiteX + RocketChip上的64位Linux运行指南
项目介绍
本项目旨在演示如何在LiteX SoC框架结合RocketChip处理器上运行64位Linux系统。LiteX是由litex-hub维护的一个可扩展的FPGA软核平台，而RocketChip则是一个基于RISC-V架构的CPU。该项目使得开发者能够在多种...

评分

等级-LV2-ChipDebug

1年前更新82次阅读

【LiteX】【仿真】使用litex_sim在Python环境中实现FPGA SoC仿真测试

目录介绍环境依赖 litex_sim 入门仿真 litex_server、litex_cli、litescope_cli仿真调试 litex_sim仿真窗口 litex_server窗口 ...

【LiteX】【仿真】使用litex_sim在Python环境中实现FPGA SoC仿真测试-ChipDebug

【LiteX】【仿真】使用litex_sim在Python环境中实现FPGA SoC仿真测试-ChipDebug

【LiteX】【仿真】使用litex_sim在Python环境中实现FPGA SoC仿真测试-ChipDebug

+1

【LiteX】【仿真】使用litex_sim在Python环境中实现FPGA SoC仿真测试-ChipDebug

评分

等级-LV2-ChipDebug

1年前更新21次阅读

使用Python开发FPGA【SDRAM/DDR/Bootloader】

下载仓库
LiteX有一个生态库叫做litex-boards，里面包含了上百种开发板（比如Xilinx、Digilent等品牌）
若是你手中有现成的开发板，可以直接使用litex-boards仓库：https://github.com/litex-hub/litex-boards
而我目前手头的是BoChenK7开发板我自己作了一个l...

评分

等级-LV2-ChipDebug

1年前更新34次阅读

使用Python开发FPGA【Hello World、LED点灯、Memory测速、替换BIOS】

下载仓库LiteX有一个生态库叫做litex-boards，里面包含了上百种开发板（比如Xilinx、Digilent等品牌）若是你手中有现成的开发板，可以直接使用litex-boards仓库：https://github.com/litex-hub/litex-boards而我目前手头的是BoChenK7开发板我自己作了一个lite...

评分

等级-LV2-ChipDebug

1年前更新32次阅读

使用Python开发FPGA【QSPI Flash】

下载仓库LiteX有一个生态库叫做litex-boards，里面包含了上百种开发板（比如Xilinx、Digilent等品牌）若是你手中有现成的开发板，可以直接使用litex-boards仓库：https://github.com/litex-hub/litex-boards而我目前手头的是BoChenK7开发板我自己作了一个lite...

评分

等级-LV2-ChipDebug

1年前发布73次阅读

借助RocketChip快速获取Verilog代码（1）

借助RocketChip快速获取Verilog代码（1）
前情提要，本内容假设你已经初步了解了Chisel HDL编程语言。
一、什么是RocketChip
RocketChip是一个开源的、可扩展的、使用Chisel硬件构建语言设计的System-on-a-chip（SoC）生成器。它提供了一种快速生成定制的SoC...

评分

等级-LV2-ChipDebug

1年前发布43次阅读

还在手动连接Verilog代码连线？快试试这个吧（3）

emacs在小型模块仿真中的使用技巧
相信很多人都有这种经历——想对某一个模块进行一些简单的仿真测试，但是这个模块端口很多，写一个tb文件的话工作量很大，这时候就可以使用emacs来快速生成仿真环境。
我们的需求如下： • 为待测试的模块的所有INPUT生成re...

评分

等级-LV2-ChipDebug

1年前更新35次阅读

借助RocketChip快速获取Verilog代码（2）

一、找到源代码的定义MultiWidthFifo的源代码定义如下：class MultiWidthFifo(inW: Int, outW: Int, n: Int) extends Module { v...

借助RocketChip快速获取Verilog代码（2）-ChipDebug

评分

等级-LV2-ChipDebug

1年前更新179次阅读

精制作Orcad的变种BOM(Variant BOM)

通常在Orcad中画的原理图并不只是用于一款产品。例如一个控制器原理图，可能对应着许多款子产品线，而这些子产品线之...

制作Orcad的变种BOM(Variant BOM)-ChipDebug

制作Orcad的变种BOM(Variant BOM)-ChipDebug

制作Orcad的变种BOM(Variant BOM)-ChipDebug

+18

制作Orcad的变种BOM(Variant BOM)-ChipDebug

评分

等级-LV1-ChipDebug

1年前发布146次阅读

OrCAD Capture导出BOM可以区分空贴的方法

介绍一种新的导出BOM方法，新方法有个好处：原理图可根据symbol颜色直接看出哪些物料是空贴即DNS的，如下图灰色symbol，检查原理...

OrCAD Capture导出BOM可以区分空贴的方法-ChipDebug

OrCAD Capture导出BOM可以区分空贴的方法-ChipDebug

OrCAD Capture导出BOM可以区分空贴的方法-ChipDebug

+20

OrCAD Capture导出BOM可以区分空贴的方法-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新32次阅读

提问Lattice PCS IP核回环失败

刚开始熟悉Lattice Diamond开发环境，在做一个serdes的回环测试，现象是信号检测信号rx_los_low_ch一直为1，comma对齐标识信号ls...

Lattice PCS IP核回环失败-ChipDebug

Lattice PCS IP核回环失败-ChipDebug

Lattice PCS IP核回环失败-ChipDebug

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

1年前发布277次阅读

EDA工具链：一款颠覆认知的FPGA或数字IC开源开发工具

前言
最近发现了一款非常强大的 EDA 开发工具，它甚至有些颠覆我对RTL开发Flow的认知。国产EDA 工具能达到这样的水准，实在令人...

EDA工具链：一款颠覆认知的FPGA或数字IC开源开发工具-ChipDebug

EDA工具链：一款颠覆认知的FPGA或数字IC开源开发工具-ChipDebug

EDA工具链：一款颠覆认知的FPGA或数字IC开源开发工具-ChipDebug

+19

EDA工具链：一款颠覆认知的FPGA或数字IC开源开发工具-ChipDebug

3

上一页 1…774 775776777 778…1068 下一页跳转