首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
关注
综合
板块
热门
精华
问答
投票
最新回复
最高评分
showkevin
1年前发布
32次阅读
关注
自定义Qt/Embedded Linux
Qt/Embedded Linux简介
Qt/Embedded Linux是专为嵌入式Linux设备优化的Qt版本，它提供了完整的图形用户界面解决方案，具有以下特点： 轻量级设计，适合资源受限环境 可直接访问帧缓冲(Framebuffer)，无需X Window系统 高度可配置，可裁剪不需要的功能 支持...
Anlogic-安路
评分
回复
分享
XL_易灵思FPGA
1年前发布
24次阅读
关注
RISCV – PermissionError
把客户的压缩文件A_test2025_0630.zip压缩文件到soc 的software\standalone目录下，再次生成riscv IP的时候会报上面的错误。把A_...
易灵思(Elitestek)
评分
回复
分享
ii1397
1年前更新
933次阅读
关注
【Cadence】从嘉立创导出封装到Allegro
所需工具软件：
Altium Designer 18 ； Cadence 16.6 ； 立创EDA.
操作步骤 （嘉立创–>Altium Designer–>Cadence）
1.立...
+5
PCB设计
评分
回复
分享
yinhk
1年前更新
145次阅读
关注
RV-LINK：JTAG 接口和时序
RV-LINK：JTAG 接口和时序JTAG 接口和时序在 IEEE 1149.1 中定义，可以在 CSDN 下载站 搜索下载。接口引脚作用TCK时钟，上升沿捕...
+5
Anlogic-安路
评分
回复
分享
fpgaFans, fpgaFans
1年前发布
123次阅读
关注
6层PCB设计翻车救星！堆叠布局+信号分析全攻略，速收藏！
小伙伴们最多设计过几层板？
常规的产品还是单面板双面板居多，涉及到体积小，带外置DDR，FLASH等或者Linux板卡的会到4层板，6层...
+8
PCB设计
评分
回复
分享
fpgaFans, fpgaFans
1年前发布
178次阅读
关注
万众期待！同学，你要的AD PCB带原生线路敷铜渲染教程来了！
作者：程世辉，排版整理：晓宇
微信公众号：芯片之家（ID：chiphome-dy）
首先来个开场白，很荣幸收到芯片之家的邀请写下了我人...
+33
PCB设计
评分
回复
分享
fpgaFans, fpgaFans
9个月前更新
65次阅读
关注
老板说，单片机，Flash模拟EEPROM，16字节，算法轮询存储给我做到100万次的存储次数
在单片机开发中，数据存储是一个绕不开的话题。EEPROM因其非易失性存储特性，常用于保存配置参数等数据。然而，EEPROM的擦写次数...
+1
Anlogic-安路
评分
回复
分享
fpgaFans, fpgaFans
1年前发布
144次阅读
关注
电机驱动板发烫严重怎么办？一份大厂PCB布局指南参考
作者：Pete Millett, Technical Marketing Engineer, Monolithic Power Systems，翻译：Toffee Jia，来源：MPS电机驱动 IC 传递...
+16
PCB设计
评分
回复
分享
大山雀
1年前发布
23次阅读
关注
求助！自定义IP核无法再次修改
在调试一个自定义IP核，发现对IP核工程里的.v源文件做的修改无效。排查后发现是顶层工程会复制一份源文件到.gen目录里，架空了原本的源文件。好比我的自定义IP核里的源文件是LOGIC.v，顶层工程在导入IP时会复制一个LOGIC1.v来并以此为准，对LOGIC.v的修改并不...
Xilinx-AMD
评分
回复
分享
XL_易灵思FPGA
1年前更新
15次阅读
关注
undefined reference to ‘trap_entry’
客户新建的工程，报undefined reference to 'trap_entry'，这是因为程序中调用了trap_entry，但是在makefile中缺少 “${STAND...
易灵思(Elitestek)
评分
回复
分享
Apex
12个月前更新
54次阅读
关注
提问
安路自定义IP打包
请教下各位，我现在用的是6.0.3版本的TD，已经取消了在生成IP核时候的IP SIM选项，只能选择IP，那怎么仿真呢？还有就是我的源文...
Anlogic-安路
评分
回复
分享
XL_易灵思FPGA
11个月前发布
42次阅读
关注
Internal error Fail to run Efinity Programmer
Detected general exception: The device has no langid (permission issue,no string descriptors supported or device error)...
易灵思(Elitestek)
评分
回复
分享
XL_易灵思FPGA
11个月前更新
33次阅读
关注
riscv-none-embed/bin/ld.exe: cannot open linker script file : No such file or directory
客户在使用tj375时遇到，tj375其他工程的makefile里有个default.ld文件，复制过来编译可以过了
易灵思(Elitestek)
评分
回复
分享
XL_易灵思FPGA
11个月前发布
167次阅读
关注
Efinity软件
通过网盘分享的文件：efinity-2025.1.110-windows-x64-pgm.msi等2个文件链接: https://pan.baidu.com/s/1kIHBo-Pwcb6yT0J8062CwQ 提取码: mcr6 --来自百度网盘超级会员v6的分享 相关安装包通过网盘分享的文件：jre-8u381-windows-x64.exe等5个文件链接: ...
易灵思(Elitestek)
评分
回复
分享
XL_易灵思FPGA
11个月前发布
9次阅读
关注
shutdown command invoked
重启电脑
易灵思(Elitestek)
评分
回复
分享
xiemenga11
9个月前更新
90次阅读
关注
FPGA基础：一文吃透CRC算法（上）
前言在很多以太网、SATA 或其他高速接口项目中，我们经常会接触到 CRC（循环冗余校验）。通常，工程师会通过网站或软件工具生成...
Anlogic-安路
评分
回复
分享
xiemenga11
9个月前更新
70次阅读
关注
FPGA基础：一文吃透CRC算法（下）——CRC硬件加速原理深度解析
前言在很多以太网、SATA 或其他高速接口项目中，我们经常会接触到 CRC（循环冗余校验）。通常，工程师会通过网站或软件工具生成...
Anlogic-安路
评分
回复
分享
15124424980
11个月前发布
56次阅读
关注
EDA和fpga的区别
简单来说，EDA是“工具”，而FPGA是“材料”。用一个比喻来理解：EDA 就像是建筑师和工程师使用的一整套设计软件和工具（如AutoCAD, Photoshop, 结构仿真软件等）。FPGA 就像是一块可塑性极强的万能建材（比如乐高积木），你可以用它来搭建出房子、汽车、机...
Xilinx-AMD
评分
回复
分享
FDD-RTL
11个月前发布
21次阅读
关注
提问
GT设置 Combine plus/minus commas
GT_WIZARD IP中在对齐中有一个选项： Combine plus/minus commas ，看手册描述是如果使能该选项，则MCOMMA和PCOMMA模式将合并，comma对齐模块将在串行流中搜索两个K码，实现16b或20b的K码对齐功能。有点疑问，勾选后需要在接收端连续检测两个BC。那怎么分辨两...
Xilinx-AMD
评分
回复
分享
FY P
11个月前发布
17次阅读
关注
Lattice Radiant 2023.2 Reveal Analyzer/Controller Startup Wizard
LATTICE Radiant 2023.2 使用Reveal Analyzer/Controller Startup Wizard，detect usb port 同样的安装操作，另一台电脑可...
Lattice-莱迪斯
评分
回复
分享
ICMaker
11个月前发布
328次阅读
关注
License expired处理方法
首先用我们提供的新license替换类似路径下原有的lic.替换后如果仍报错，Project--->Clean Project
Anlogic-安路
评分
回复
分享
XL_易灵思FPGA
11个月前发布
25次阅读
关注
每次插入新的下载器或者更换USB口都需要重新安装驱动
新插入的下载器一般显示 COM口.把COM口卸载掉。同理把隐藏的设备的驱动全部卸载掉可以看到很多隐藏设备 删除设备管理器隐藏的设...
易灵思(Elitestek)
评分
回复
分享
zhenfanhei
11个月前发布
22次阅读
关注
OSERDES2要配合BUFIO2吗？如果使用不在同一BANK的IO做为时钟要怎么处理呢？
大家好，新手使用spartan6的OSERDES2搞lvds输出， 仿真正常.BANK0做为单端输入28bit单端数据，CLK没接在GCLK引脚BANK1做为LVDS输出， 必须要bank1的GCLK脚接入时钟才行吗？可以使用PLL或者DCM来驱动吗？谢谢大家！
Xilinx-AMD
评分
回复
分享
XL_易灵思FPGA
11个月前发布
17次阅读
关注
number of data lanes 4 doesn’t match with Lane assignment count
从下图看PHY lane2，但是interface关闭重新打开之后才看到这个现象
易灵思(Elitestek)
评分
回复
分享
ICFPGAer
10个月前发布
33次阅读
关注
提问
高云FPGA和Xilinx FPGA吉比特收发器通信
高云的吉比特收发器支持协议Roralink 64/66b, 这个协议是否兼容Aurora 64/66b, 设计想利用高云吉比特收发器发送，Xlinx的GTX接收，是否能实现正确功能？
Gowin-高云
评分
回复
分享
ryfpga
10个月前发布
15次阅读
关注
adpcm自适应差分脉冲编码调制
因为声音一般是连续的，也就是频率足够快的情况下，前后两个采样值之间的差异会比较小。我们就利用这个特性来对数据进行压缩，也就是对两次采样值的差再做一次量化，由于这个差值比较小，因此我们可以使用更少的bit来存储，这样就实现了压缩的结果。如上图所...
FPGA开源项目
评分
回复
分享
ryfpga
10个月前发布
13次阅读
关注
语音信号压缩与解压缩
语音信号压缩与解压缩是一项重要的技术，它在语音通信、语音存储和语音处理等领域起着关键作用。在这篇博文中，我们将介绍一种基于自适应差分脉冲编码调制（Adaptive Differential Pulse Code Modulation，ADPCM）的语音压缩技术。语音信号是一种连续的模拟信...
Gowin-高云
评分
回复
分享
Shurlormes
10个月前更新
124次阅读
关注
Type-C的CC引脚确实设计得比较精妙
对于USB Type-C解决方案，连接器上的CC1和CC2引脚在源端与接收端之间承担连接建立与管理的关键功能。主要用于实现以下目标：检测...
PCB设计
评分
回复
分享
ICMaker
9个月前更新
55次阅读
关注
allegro忽略DRC和重新显示已忽略DRC
忽略DRC主要有两种情况:1.这些DRC错误是因为约束管理器的设置不合理，存在不影响制板2.分批处理DRC，隐藏当前暂时不进行解决的DR...
+5
PCB设计
评分
回复
分享
chengfeng
9个月前发布
85次阅读
关注
深入理解USB2.0通信协议——电气及物理层规范
导言本节将主要讨论USB的物理层规范，并深入探讨FPGA在USB比特级物理层编解码方面的实现。本文专注于从FPGA角度探讨USB实现，不...
+9
Anlogic-安路
评分
回复
分享
上一页
1
…
775
776
777
778
779
…
1068
下一页
跳转
HI！请登录
登录
注册
标签云
赛灵思
莱迪思
英特尔/阿尔特拉
激光雷达
安路TD教程
Zynq-7000
xilinx
SoCs
Simulation
SDRAM
Routing
Quartus_Prime_Standard
Quartus_Prime_Pro
Quartus_Prime
Quartus_II
QUARTUS
Programming
PCIe
PCI
OpenCL
最新的帖子
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
本站需使用邀请码注册
部分邀请码还可获取丰厚奖励
获取邀请码请与客服联系
请填写邀请码
继续
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
