SOC FPGA论坛首页-ChipDebug-第81页

LATTICE ECP3 ECP5 FPGA DDR3调试经验分享-ChipDebug

通过示波器抓取A13的分压前后(a、b)的信号和RAS行选通信号,发现分压前后的A13有3~4ns延时,RAS信号分压前的A13对齐,但与分压后的A13不对齐,造成无法采样到A13为高,因此对于DDR3来说A15/A14/A13为低,一致读写1G的内容。

微信图片_20190606184632.png

分压前后延时(黄色为分压前信号,绿色为分压后信号)
微信图片_20190606184650.png

RAS信号和分压后信号波形(黄色为分压后信号,绿色为RAS信号)
RAS为低时,分压后信号还没为高。

为什么LATTICE EPC5 FPGA的sdrdes通过SCI写进去的值和读出来的值不一致?-ChipDebug
该帖子内容已隐藏,请登录后查看

登录后继续查看

热门评论
chipdebug的头像-ChipDebugchipdebug徽章-创作大使-ChipDebug等级-LV4-ChipDebug作者超级版主0

1.Xilinx ISE 查看子模块资源消耗(我的是14.7,可能跟你的版本略有差异)
先选中顶层,然后在流程的MAP这里右键打开属性对话框,勾上detail, 然后在报告的13项里面查看
Xilinx ISE 查看子模块资源消耗.jpg

FhJBjTQ8HytkYWjdFhQmtB4sM_a6.jpg

2.xilinx有一个专门的文档工具,在这里
https://www.xilinx.com/support/documentation-navigation/overview.html

该帖子内容已隐藏,请登录后查看

登录后继续查看

该帖子内容已隐藏,请评论后查看

登录后继续评论

该帖子内容已隐藏,请登录后查看

登录后继续查看

该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看
该帖子内容已隐藏,请登录后查看

登录后继续查看

该帖子内容已隐藏,请登录后查看

登录后继续查看

该帖子内容已隐藏,请登录后查看

登录后继续查看

该帖子内容已隐藏,请评论后查看

登录后继续评论

该帖子内容已隐藏,请登录后查看

登录后继续查看

该帖子内容已隐藏,请评论后查看

登录后继续评论

该帖子内容已隐藏,请评论后查看

登录后继续评论

该帖子内容已隐藏,请评论后查看

登录后继续评论