SOC FPGA论坛首页-ChipDebug-第82页

SOC FPGA论坛首页-ChipDebug-第82页

等级-LV1-ChipDebug

8年前发布82次阅读

IPExcel生成的.LPC文件的目的是什么？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

8年前发布82次阅读

xBuxx 5 .x：内部错误20224，表示错误

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

8年前发布82次阅读

VLTEX-II -什么是CKK-CLKB时钟到时钟设置时间块RAM（TBCCS）？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

8年前发布82次阅读

UNISIM，SIMPRIM，仿真-我如何仿真DCM而不连接CLK反馈（CLKFB）端口？（VHDL）

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

8年前发布82次阅读

14.7 PlanAhead – [EDIF 20-86]在单元格'<>'的实例'<>'上找不到端口'<>'

描述从ISE中打开PlanAhead时可能会出现类似于以下内容的错误消息：解析EDIF文件[./planAhead_run_2/my_proj.data/cache/my_edf.edif] 错误：[EDIF 20-86]无法在例如细胞的“gt0_gtwizard_10gbaser_i 'ten_gig_eth_pcs_pma_v2_6_gtwizard_10gbaser_GT_TRUE_80...

评分

等级-LV2-ChipDebug

8年前发布82次阅读

AXI互连 – 为什么AXI互连的IP目录（1.7）和IP集成器（2.0+）之间存在版本差异？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

8年前发布82次阅读

Zynq-7000 SoC，APU – PLD指令甚至可能在禁用的数据高速缓存中分配

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布82次阅读

Spartan-3 / -3E – 我可以将3.3V LVDS或LVPECL器件连接到Spartan-3 / -3E吗？

问题描述 Spartan-3 / -3E仅支持LVDS_25和LVPECL_25。我可以将3.3伏LVDS或LVPECL器件连接到Spartan-3 / -3E FPGA吗？解决/修复方法 LVDS_33和LVPECL_33 I / O缓冲区不可用于实例化，因为Spartan-3 / -3E器件仅支持LVDS_25和LVPECL_25（Spartan-3E仅支持LVPEC...

评分

等级-LV2-ChipDebug

8年前发布82次阅读

如何使用英特尔®Quartus®Prime编程器更改USB-Blaster的TCK频率？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

7年前发布82次阅读

【分享】ALTERA FPGA 使用axf文件生成用于裸机SD卡启动的相关命令

arm-altera-eabi-gcc -g -O1 -mfloat-abi=soft -march=armv7-a -mtune=cortex-a9 -mcpu=cortex-a9 -Wall -Wl,--defsym -Wl,arm_program_mem=0x40 -Wl,--defsym -Wl,arm_available_mem_size=0x3fffffb8 -Wl,--defsym -Wl,__cs3_stack=0x3ffffff8 -Wl,--section...

评分

等级-LV1-ChipDebug

5年前发布82次阅读

FPGA怎么实现一张1920X1080的图片放大到3840X2160

该帖子内容已隐藏，请登录后查看

登录后继续查看

FPGA常见问题

评分

等级-LV4-ChipDebug

3年前更新82次阅读

打开TD出现0xc000007b的解决方案.docx

打开 DirectX Repair.exe 点击检测并修复修复完成后，重启电脑，若还是不能打开 TD，选择工具 – 选项 – 实验室 – C++...

打开TD出现0xc000007b的解决方案.docx-ChipDebug

打开TD出现0xc000007b的解决方案.docx-ChipDebug

打开TD出现0xc000007b的解决方案.docx-ChipDebug

评分

等级-LV2-ChipDebug

9年前发布81次阅读

LATTICE FPGA XO2 芯片无法下载求助

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

8年前发布81次阅读

我可以将Lattice FPGA器件中所有可用的DQS焊盘用于我的DDR1 / 2/3内存控制器应用吗？

这取决于您的内存控制器应用程序。某些DQS焊盘组可能无法提供足够数量的相关DQ焊盘，因为某些DQ焊盘可能未被绑定。虽然没有多少DQS组具有不同的DQ尺寸，但您应该特别注意选择DQS引脚并检查所选DQS组的所有相关DQ焊盘是否足以满足您的应用需求。
决定通常取决...

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

8年前发布81次阅读

XPrxx 5 .x：关于CAST的错误信息（20051, 20141, 20142，20184, 20177, 20199，20336）

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

8年前发布81次阅读

如何在VHDL和Verilog中使用init属性初始化LUT？

描述一般描述：在VHDL中实例化LUT时，如何使用init属性来设置LUT方程？解决方案下面的文件给出了如何使用init属性初始化实例化LUT中的方程的示例。为了引用Synplify中的器件特定组件，必须包含特定的器件库。在这种情况下，使用了ViTeX库；但是，如果包含适当...

评分

等级-LV2-ChipDebug

8年前发布81次阅读

XST-“错误：HDLPARSIES：817选择XXX不是本地静态表达式”

描述一般描述：当我试图在case语句中使用常量（-xxx）时，xST报告以下错误：“错误：HDLPARSIES：817选择XXX不是本地静态表达式。”解决方案该问题发生的原因如下：- case语句中的SELECT表达式不是信号。-选择表达式由某个函数组成。-选择表达式正在索引为常...

评分

等级-LV2-ChipDebug

8年前发布81次阅读

VCTEX-II PROKROTIO-行为AVCcAUX（RX/TX）电源电流在器件电源之前VCCNT和VCUAX电源供电

描述在上电时，AVCcAUX（RX/TX）电源可以在VCCNT和VCcAUX不加电时吸收电流。解决方案在上电时，ROCKETIO默认处于掉电模式。然而...

VCTEX-II PROKROTIO-行为AVCcAUX（RX/TX）电源电流在器件电源之前VCCNT和VCUAX电源供电-ChipDebug

评分

等级-LV2-ChipDebug

8年前发布81次阅读

适用于Vivado 2013.1和Forward的LogiCORE AXI Chip2Chip内核的IP版本说明和已知问题

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

8年前发布81次阅读

Zynq-7000 – 如何使用DDRC地址映射？

描述如何将Zynq-7000 DDR控制器地址映射用于从AXI地址转换为DRAM寻址？解通常，Xilinx设计工具提供默认的行/存储区/列寻址配置，并且应该在大多数情况下使用。附在本答复记录末尾的文档提供了所使用的地址映射的示例配置。附件相关附件名称文件大小文件类...

评分

等级-LV2-ChipDebug

8年前发布81次阅读

Zynq-7000 – 当我将PL的中断信号连接到PS时，如何知道F2P_IRQ的IRQ ID＃？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

8年前发布81次阅读

LogiCORE IP DisplayPort v2.3 – 为什么DisplayPort接收器无法完成大于6个字节的AUX到IIC（I2C）写入？

描述为什么DisplayPort接收器无法完成大于六个字节的AUX到IIC（I2C）写入？解这是DisplayPort v2.1,2.2和2.3内核的已知问题。此问题已在DisplayPort v3.1核心中得到解决。要解决此问题，用户需要使用write status命令执行以下操作：发出写命令（任何长度从...

评分

等级-LV1-ChipDebug

8年前发布81次阅读

在IBIS文件中Vinl和Vinh参数的意义是什么？

Vinl和Vinh参数在IBIS文件中提供，以简化仿真器中的时序计算。另外，仿真器可以基于电压阈值水平标记信号完整性违规。

评分

等级-LV1-ChipDebug

8年前发布81次阅读

Zynq-7000 SoC ZC706评估套件 – 电路板调试清单

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布81次阅读

如何通过FPGA启用HPS以太网接口的时序分析？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布81次阅读

14.x Spartan-6 – 使用RISING / FALLING关键字，DDR寄存器无法正常工作

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布81次阅读

ML605 – 使用FMC卡时需要IIC上拉

问题描述如果您在ML605评估套件上使用FMC子卡实现I 2 C LPC接口，则需要检查ML605或子卡上是否存在相应的上拉电阻。解决/修复方法如果您将ML605与FMC子卡一起使用，请注意以下事项： I 2 C LPC接口需要晶体管Q26和Q27上的上拉电阻用于SCL和SDA信号线。如果...

评分

等级-LV2-ChipDebug

8年前发布81次阅读

Zynq UltraScale + MPSoC – 视频编解码器单元（VCU） – 为什么我在运行GStreamer管道时遇到错误，说无法找到omxh264enc，omxh265enc，omxh264dec或omxh265dec？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布81次阅读

为什么LATTICE EPC5 FPGA的sdrdes通过SCI写进去的值和读出来的值不一致？

为什么LATTICE EPC5 FPGA的sdrdes通过SCI写进去的值和读出来的值不一致？-ChipDebug

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

7年前发布81次阅读

ECP5使用DDR3的ip核时，设置IP核时钟为333MHz时，示波器测到sclk_out时钟不是333/2MHz。

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

上一页 1…80 818283 84…1068 下一页跳转