PLL的输入和输出可以抽象为是一个比例关系，例如你就填2M输入，8M输出，实际上你输入1-4M，那么输出就会在4~16M内变动。不过我没试过，不确定1-4M这么低的频率PLL能不能锁定，另外，锁定时间未知。
登录后继续查看
登录注册
登录后继续评论
HI！请登录
登录 注册
ChipDebug入站需知
本站无广告也无付费项目，如发现帐号发垃圾帖或评论的一律封号！
ChipDebug是一个芯片开发调试分享网站 欢迎您的到来！如果您没有帐户请先点击下方按钮进行注册
![Vivado - [Place 30-678]无法进行时钟区域分区-ChipDebug](/upfiles/contention_from_BUFGCTRL_at_top_201606141115082135.jpg)
![Vivado - [Place 30-678]无法进行时钟区域分区-ChipDebug](/upfiles/clk_muxing_structure_201606141115265270.jpg)
PLL的输入和输出可以抽象为是一个比例关系，例如你就填2M输入，8M输出，实际上你输入1-4M，那么输出就会在4~16M内变动。不过我没试过，不确定1-4M这么低的频率PLL能不能锁定，另外，锁定时间未知。