首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
PCB设计
帖子 155
互动 1
阅读 3270
PCB(Printed Circuit Board,印制电路板)是电子设备的核心组成部分,用于机械支撑和电气连接电子元器件。通过在绝缘基材上设计导电路径(铜箔线路)和焊盘,PCB将元器件连接成一个完整的电路系统。PCB设计是将电路原理图转化为实际可制造的电路板的过程,涉及原理图绘制、布局布线、信号完整性分析以及生产文件生成等环节。优秀的PCB设计不仅能提高电路性能,还能降低生产成本,广泛应用于消费电子、通信设备、汽车电子等领域。
超级版主
发布
全部
最新发布
最新回复
热门
精华
wanakaka
1个月前更新
31次阅读
关注
Allegro 设置Spacing间距规则汇总
废话不多说,直接上图说明:
因为allegro约束规则还是比较细致,特别是间距规则设置比较多,所以一定要搞明白。
1.差分对的对内...
+2
评分
回复
分享
wanakaka
1个月前更新
30次阅读
关注
ALLEGRO等长时如何将PIN DELAY和VIA长度计算在内
在PCB设计中,对于时序要求严格的线路,Via和IC pin delay的长度必须得到重视,通过下面的操作,可将Via和Pin delay加入到线路长...
评分
回复
分享
ICMaker
1个月前更新
29次阅读
关注
Altium \PADS\Allegro之间的PCB互转操作!
跟原理图一样,因为各个公司的PCB设计软件不同,可能需要复制不同软件PCB设计里面的元件封装、模块、DDR走线等元素,这时候不...
+17
评分
回复
分享
yuanxiaowa
1个月前更新
29次阅读
关注
Cadence复用电路原理图及其PCB布局
前言
有些电路原理图是固定的,PCB布局也大体固定。这时候就会想,如果能把原理图和PCB布局联合起来就好了,画好原理图后,画PCB...
+17
评分
回复
分享
ICMaker
1个月前更新
28次阅读
关注
Cadence Allegro如何铜皮进行外扩和内缩
在Cadence Allegro软件中,对铜皮进行外扩或者内缩是非常容易实现的,设置方法如下:1、打开Setup菜单栏下的Application Mode选...
评分
回复
分享
ICMaker
1个月前更新
28次阅读
关注
Cadence Allegro PCB设计88问解析(二) 之 Allegro中Artwork层复用(导入导出)
因为每个人的习惯不同,所以在平常的设计中查看的光绘层是不同的,有助于自己快速的layout。但是在每次拿到别人的板子去改版或者...
+5
评分
回复
分享
ii1397
1个月前更新
27次阅读
关注
Cadence Allegro PCB设计88问解析(二十九) 之 Allegro中泪滴的使用
通常添加泪滴的目的是:在一些接插器件或者大焊盘的时候,增强信号线与焊盘之间的连接强度,提高可靠性;二是为了保持高速信号的...
+2
1
回复
分享
willansb502
1个月前更新
27次阅读
关注
Allegro 中层叠结构菜单说明, plane和conduct区别
1.执行Setup-Cross-section命令,如图所示**Subclass Name:**是该层的名称,可以按照自己的需要来填写。**Type :**选择该层的...
评分
回复
分享
willansb502
1个月前更新
23次阅读
关注
电源完整性之Cadence Sigrity Power DC_IR_Drop仿真
之前和大家分享过电源完整性之仿真设计原理链接: link.今天接着上一篇文章总结一下电源直流压降的的仿真操作流程及一些simulatio...
+17
评分
回复
分享
wanakaka
1个月前更新
23次阅读
关注
Cadence17.2 > Allegro > 检查PCB Layout信号线组等长及查看delay
目录
第一步:选择Cmgr图标:
第二步:双击Net下面的Relative Propagation Delay
第三步:右键点击Dsn行,选择Analyze,然后就可...
评分
回复
分享
chipdebug
1个月前更新
23次阅读
关注
allegro显示管脚编号的三种方法
最麻烦的方法2. 跟上一种方法一样,只是开关更方便3. 先设置setup-->datatip-->customization然后
+3
评分
回复
分享
ICMaker
1个月前更新
23次阅读
关注
orCAD下绘制差分对方法推荐
本次推荐一种在orCAD下绘制差分对方法,差分对的优点有很多,尤其对“时序有要求的信号对”作用更为明显,但在“原理图环境”下...
+13
评分
回复
分享
ICMaker
1个月前更新
22次阅读
关注
Allegro PCB对边框倒角变成圆弧处理
17.4的操作例如想对下述的矩形的边角变成圆弧状点击Manufacturer中的Fillet,如下图所示:在options面板中填写圆弧倒角的大小然...
+4
评分
回复
分享
ii1397
1个月前更新
22次阅读
关注
Cadence Allegro PCB设计88问解析(二十二) 之 Allegro中放入元器件
第一步:添加版外形outline我们在放入元器件之前要有一个outline,以便于器件摆放。如果我们有结构给的图纸外形,可以按照他们的...
评分
回复
分享
ii1397
1个月前更新
21次阅读
关注
Cadence Allegro PCB设计88问解析(二十一) 之 Allegro中更新器件封装(Footprint)
一个学习信号完整性仿真的layout工程师今天和大家简单介绍Allegro中如何更新PCB封装,在我们导入原理图网表,PCB的封装是必不可...
+3
评分
回复
分享
jenmyliu
1个月前更新
20次阅读
关注
PCB板材组成详解
覆铜板,又名PCB基材(见下图)
将增强材料(玻璃纤维布)浸以环氧树脂(pp片),一面或两面覆以铜箔,经热压而成的一种板状材料,称为...
+3
评分
回复
分享
willansb502
1个月前更新
20次阅读
关注
信号完整性之Cadence Sigrity 回路电感仿真操作流程
今天和大家分享的是Optimize PI仿真操作流程,主要是介绍回路电感的提取。
Optimize PI 是Sigrity公司专门针对电源网络目标优化...
+6
评分
回复
分享
willansb502
1个月前更新
20次阅读
关注
信号完整性仿真SI之Cadence Sigrity SPEED2000_眼图仿真(四)
今天给大家分享一个仿真的操作流程,是关于Cadence Sigrity SPEED2000的时域波形仿真和眼图仿真。我们会经常看见硬件工程师调试...
+11
评分
回复
分享
yzllee
1个月前发布
20次阅读
关注
allegro17.4和allegro16.6同时安装方法
1. 先装17.4和license Manger软件安装包下载解压打开解压DVD2和打开DVD1文件夹a. 安装license Manger打开SPB17.40.000.Full.Setu...
+22
评分
回复
分享
Cryingcat
1个月前更新
18次阅读
关注
DDR3设计总结
使用 2 片 16bits 的 DDR3和 4 片 8bits DDR3(双面贴片)
拓扑结构与 2 片 DDR 的要求基本一致,在此重点说明4片DDR...
+5
评分
回复
分享
ii1397
1个月前更新
18次阅读
关注
Cadence Allegro PCB设计88问解析(三十) 之 Allegro中 PCB的3D模型导出
在进行PCB投板之前,往往需要将PCB的结构发给结构的同事确认。一般会导出DXF和EMN文件,或者导出3D模型。3D模型包含版型、器件的...
+4
评分
回复
分享
jenmyliu
1个月前更新
18次阅读
关注
Allegro如何更改过孔的网络
Allegro如何更改过孔网络
在用Allegro进行PCB设计过程中,有时候需要改变过孔的网络。
如果用删除再重新打过孔的方式就显的比较...
评分
回复
分享
ICMaker
1个月前更新
18次阅读
关注
Allegro 中利用Z-Copy命令绘制Route_Keepin/Route_Keepout等层的方法
1.若图形是闭合的,则可以直接用Z-Copy命令绘制,若图形不是闭合的,需要先利用Shape-Compose Shape命令将线段合成为一个完整闭...
评分
回复
分享
ICMaker
1个月前更新
18次阅读
关注
Allegro如何删除没有网络的走线、过孔。
(1)选择高亮图标(2) 左侧find栏,选择“Cline segs”和“Vias”,Find By Name栏选择“Net”,下方输入“dummy”,然后回车...
评分
回复
分享
ICMaker
1个月前更新
17次阅读
关注
Cadence Allegro PCB中误删封装丝印如何恢复
今天教大家通过Allegro16.6版本中Refresh Symbol Instance功能更新封装。我们在设计项目过程中,有些时候由于误操作删除了元件封...
评分
回复
分享
ii1397
1个月前更新
16次阅读
关注
Cadence Allegro PCB设计88问解析(二十三) 之 Allegro中设置禁止走线打孔区域(添加Route keepout和Via keepout)
Route Keepout和Via Keepout是在PCB设计中经常遇到的两个概念,也就是禁止布线和打孔。一般我们在一些高速信号的连接器的焊盘下...
评分
回复
分享
ICMaker
1个月前更新
15次阅读
关注
Allegro Find 属性说明
Groups(将1个或多个元件设定为同一组群)Comps(带有元件序号的Allegro元件)Symbols(所有电路板中的Allegro元件)Functions(一组元件中的一个元件)Nets(一条导线)Pins(元件的管脚)Vias(过孔或贯穿孔)Clines(具有电气特性的线段:导线到导线;导线到过...
1
回复
分享
willansb502
1个月前更新
14次阅读
关注
信号完整性之Ansys SIwave_S参数提取(四)
接着上一章的信号完整性之Cadence Sigrity Power SI_S参数提取(三),今天总结一下Ansys SIwave的S参数提取,顺便看一下两个不...
+2
评分
回复
分享
ICMaker
1个月前更新
14次阅读
关注
Allegro PCB中如何给单个焊盘添加十字花连接属性
**Allegro PCB中如何给单个焊盘添加十字花连接属性** 在PCB常规设计下,整板铜皮与焊盘的连接方式已经在Sbapa菜单栏下的Global...
+1
评分
回复
分享
jenmyliu
1个月前更新
14次阅读
关注
Allegro修改元件封装管脚序号
对于用Allegro画PCB来说,其中画元件封装是最头疼的事,100个芯片就有100种封装,况且要从焊盘画起,自从有了“封装生成器”,画...
+10
评分
回复
分享
上一页
1
2
3
4
…
6
下一页
分享
PCB设计
PCB(Printed Circuit Board,印制电路板)是电子设备的核心组成部分,用于机械支撑和电气连接电子元器件。通过在绝缘基材上设计导电路径(铜箔线路)和焊盘,PCB将元器件连接成一个完整的电路系统。PCB设计是将电路原理图转化为实际可制造的电路板的过程,涉及原理图绘制、布局布线、信号完整性分析以及生产文件生成等环节。优秀的PCB设计不仅能提高电路性能,还能降低生产成本,广泛应用于消费电子、通信设备、汽车电子等领域。
发布
关注
帖子
155
互动
1
阅读
3270
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则