首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
PCB设计
帖子 185
互动 4
关注 3
PCB(Printed Circuit Board,印制电路板)是电子设备的核心组成部分,用于机械支撑和电气连接电子元器件。通过在绝缘基材上设计导电路径(铜箔线路)和焊盘,PCB将元器件连接成一个完整的电路系统。PCB设计是将电路原理图转化为实际可制造的电路板的过程,涉及原理图绘制、布局布线、信号完整性分析以及生产文件生成等环节。优秀的PCB设计不仅能提高电路性能,还能降低生产成本,广泛应用于消费电子、通信设备、汽车电子等领域。
超级版主
发布
全部
最新发布
最新回复
热门
精华
ICMaker
1年前更新
380次阅读
关注
Cadence allegro 17.4 怎样单独关闭各层的铜皮?
在使用Allegro进行布线的时候,如果各层的铺铜都打开的话,走线不容易看的清楚,尤其是对于多层板和多个走线层来说,大面积普通...
+2
评分
回复
分享
willansb502
1年前更新
353次阅读
关注
信号完整性之Cadence Sigrity TDR仿真操作流程
今天和大家分享一下Cadence Sigrity TDR仿真操作流程,下面一起享受仿真的乐趣吧:
1. 打开SPEED2000,在Mode中选择TDR/TDT Mode...
+22
评分
回复
分享
jenmyliu
1年前更新
351次阅读
关注
usb3.0信号的仿真和布线设计要求
usb3.0信号速率为5Gbps,相对于usb2.0高速信号480Mbps来说几乎是10倍的增长。采用的8b/10b的编码方式,这种编码方式只有80%的效...
+16
评分
回复
分享
inner
1年前更新
349次阅读
关注
Allegro加密文件密码破解和解除读写导出限制
allegro自带方式加密PCB文档简单介绍下方法
1、用打开文本的方式(二进制),打开pcb文件,找到被加密的密码段,推算出密码的位...
评分
回复
分享
wanakaka
1年前更新
347次阅读
关注
ALLEGRO等长时如何将PIN DELAY和VIA长度计算在内
在PCB设计中,对于时序要求严格的线路,Via和IC pin delay的长度必须得到重视,通过下面的操作,可将Via和Pin delay加入到线路长...
评分
回复
分享
ICMaker
1年前更新
334次阅读
关注
Cadence Allegro PCB设计88问解析(三) 之 Orcad网表导入及与Allegro交互
作为layout工程师,首先的输入条件就是原理图,也就是常说的(原理图导出网表文件)网表文件,有硬件工程师会直接把网表发给我们,...
+6
评分
回复
分享
ICMaker
1年前更新
327次阅读
关注
Cadence Allegro PCB设计88问解析(九) 之 Allegro中封装(footprint)3D模型添加
今天整理下PCB封装的3D 模型添加,此步骤并不是所有的公司使用,因为我们平常给器件添加一个实际的高度,就已经OK了。只不过我们...
+6
评分
回复
分享
ICMaker
1年前更新
310次阅读
关注
Altium \PADS\Allegro之间的PCB互转操作!
跟原理图一样,因为各个公司的PCB设计软件不同,可能需要复制不同软件PCB设计里面的元件封装、模块、DDR走线等元素,这时候不...
+17
评分
回复
分享
jenmyliu
1年前更新
297次阅读
关注
Allegro修改元件封装管脚序号
对于用Allegro画PCB来说,其中画元件封装是最头疼的事,100个芯片就有100种封装,况且要从焊盘画起,自从有了“封装生成器”,画...
+10
评分
回复
分享
ii1397
1年前更新
293次阅读
关注
Cadence Allegro PCB设计88问解析(三十二) 之 Allegro 中 Sub-Drawing的使用
一个学习信号完整性仿真的layout工程师
在进行PCB设计时,往往会复用一些其他单板的走线、布局、铺铜或者一些结构外形之类。只要...
+6
评分
回复
分享
willansb502
1年前更新
293次阅读
关注
信号完整性之Ansys SIwave_S参数提取(四)
接着上一章的信号完整性之Cadence Sigrity Power SI_S参数提取(三),今天总结一下Ansys SIwave的S参数提取,顺便看一下两个不...
+2
评分
回复
分享
ii1397
1年前更新
285次阅读
关注
Cadence Allegro PCB设计88问解析(二十) 之 Allegro中格点设置(一)
一个学习信号完整性仿真的layout工程师布局是PCB设计中比较重要的一步,一个好的布局,不仅看起来美观而且也方便后期的走线,避...
+3
评分
回复
分享
inner
1年前更新
278次阅读
关注
allegro 如何屏蔽 package to package spacing
板子布局和布线都完成了,DRC report时出现package to package spacing error,由于元件密度问题,元件放得比较近,但实际是没有影响的,于是关闭
package to package spacing 检查,设置 setup->constraint->mode->design mode(package),点击off...
评分
回复
分享
willansb502
1年前更新
278次阅读
关注
信号完整性仿真SI之Cadence Sigrity SPEED2000_眼图仿真(四)
今天给大家分享一个仿真的操作流程,是关于Cadence Sigrity SPEED2000的时域波形仿真和眼图仿真。我们会经常看见硬件工程师调试...
+11
评分
回复
分享
jenmyliu
1年前更新
276次阅读
关注
Allegro如何放置过孔并查看过孔参数
1.放置过孔
在布线模式下,双击鼠标左键,即可放置过孔
2.查看过孔参数
先在布局布线模式下的Find下选中Vias,然后再选中Tools-P...
+1
评分
回复
分享
ICMaker
1年前更新
263次阅读
关注
Cadence Allegro 软件使用技巧_导入导出DXF
Allegro中导入导入导出DXF简介:
一. Allegro导入DXF文件:
在进行PCB设计时,需要考虑结构要求,其要求就会体现在结构文件中。...
+2
评分
回复
分享
wanakaka
1年前更新
260次阅读
关注
Cadence Allegro Xnet的创建详细教程
Xnet是指在无源器件的两端,两个不同的网络,但是本质上其实是同一个网络的这种情况。比如一个源端串联电阻或者串容两端的网络。...
+2
评分
回复
分享
popomao
1年前更新
259次阅读
关注
精
Cadence Allegro如何将铜皮跨层复制?
在PCB设计过程中,对一些大电流的网络经常会用铜皮代替走线,所以铺铜是最常用的操作了,有时候同一个网络,需要在不同的层重复...
评分
回复
分享
ii1397
1年前更新
255次阅读
关注
Cadence Allegro PCB设计88问解析(二十九) 之 Allegro中泪滴的使用
通常添加泪滴的目的是:在一些接插器件或者大焊盘的时候,增强信号线与焊盘之间的连接强度,提高可靠性;二是为了保持高速信号的...
+2
1
回复
分享
ii1397
1年前更新
249次阅读
关注
Cadence Allegro PCB设计88问解析(二十二) 之 Allegro中放入元器件
第一步:添加版外形outline我们在放入元器件之前要有一个outline,以便于器件摆放。如果我们有结构给的图纸外形,可以按照他们的...
评分
回复
分享
willansb502
1年前更新
249次阅读
关注
信号完整性之Cadence Sigrity 回路电感仿真操作流程
今天和大家分享的是Optimize PI仿真操作流程,主要是介绍回路电感的提取。
Optimize PI 是Sigrity公司专门针对电源网络目标优化...
+6
评分
回复
分享
willansb502
1年前更新
236次阅读
关注
信号完整性之S参数(六)
一、S参数简介
S参数对于仿真和信号完整性来说,可能是基础的仿真流程和知识。大家可能听过S参数、Z参数、Y参数等。S参数称为散...
评分
回复
分享
ii1397
1年前更新
234次阅读
关注
Cadence Allegro PCB设计88问解析(二十一) 之 Allegro中更新器件封装(Footprint)
一个学习信号完整性仿真的layout工程师今天和大家简单介绍Allegro中如何更新PCB封装,在我们导入原理图网表,PCB的封装是必不可...
+3
评分
回复
分享
ICMaker
1年前更新
226次阅读
关注
Cadence Allegro:Class与Sub Class概念
在Allegro软件中,将设计的内容按照其所表达的意义分成不同的大类(Class),在Class下面细分为子类(Sub Class)。你想要在该PC...
+15
评分
回复
分享
ICMaker
1年前更新
223次阅读
关注
Cadence Allegro如何快速对齐器件
Cadence Allegro如何快速对齐器件PCB设计过程中有一个环节是器件布局,器件的布局不但考虑电路的连通性,同时也考虑美观性,艺术...
评分
回复
分享
willansb502
1年前更新
223次阅读
关注
信号完整性之串扰仿真(一)
一、串扰仿真
以下Ansys SIwave 和Cadence Sigrity的串扰仿真操作流程,Cadence Sigrity 用到的组件是Power SI 和SPEED2000。可...
+10
评分
回复
分享
ICMaker
1年前更新
222次阅读
关注
Cadence Allegro如何铜皮进行外扩和内缩
在Cadence Allegro软件中,对铜皮进行外扩或者内缩是非常容易实现的,设置方法如下:1、打开Setup菜单栏下的Application Mode选...
评分
回复
分享
ICMaker
1年前更新
220次阅读
关注
allegro差分线设置-续-neck的使用
一般,遇到这种差分线不在一层的,需要换层的,就需要使用neck,neck的设置,见上一篇。如下图:底层的pin和top层的pin,需要连...
+6
评分
回复
分享
jenmyliu
1年前更新
219次阅读
关注
AntiPad反焊盘越大,过孔阻抗跌落就越小
AntiPad反焊盘越大,过孔阻抗跌落就越小
AntiPad就是通常我们所说反焊盘。下图的为一对差分线过孔,在GND平面的图。
过孔到铜皮...
评分
回复
分享
ICMaker
1年前更新
217次阅读
关注
Allegro过孔打在焊盘上(via与pad重叠),如何显示DRC错误?
把same net DRC打开,过孔在焊盘上有DRC出现
Set>Constraints...>点击Physical(lines/vias)rule set栏中的set valuses...按钮,将pad/pad direct connect设置成not allowed;
Set>Constraints...>点击Physical(lines/vias)rule set栏中的set DRC m...
评分
回复
分享
上一页
1
2
3
4
…
7
下一页
3人已关注
分享
PCB设计
PCB(Printed Circuit Board,印制电路板)是电子设备的核心组成部分,用于机械支撑和电气连接电子元器件。通过在绝缘基材上设计导电路径(铜箔线路)和焊盘,PCB将元器件连接成一个完整的电路系统。PCB设计是将电路原理图转化为实际可制造的电路板的过程,涉及原理图绘制、布局布线、信号完整性分析以及生产文件生成等环节。优秀的PCB设计不仅能提高电路性能,还能降低生产成本,广泛应用于消费电子、通信设备、汽车电子等领域。
发布
关注
帖子
185
互动
4
阅读
4.3W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则