首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
PCB设计
帖子 175
互动 1
阅读 8905
PCB(Printed Circuit Board,印制电路板)是电子设备的核心组成部分,用于机械支撑和电气连接电子元器件。通过在绝缘基材上设计导电路径(铜箔线路)和焊盘,PCB将元器件连接成一个完整的电路系统。PCB设计是将电路原理图转化为实际可制造的电路板的过程,涉及原理图绘制、布局布线、信号完整性分析以及生产文件生成等环节。优秀的PCB设计不仅能提高电路性能,还能降低生产成本,广泛应用于消费电子、通信设备、汽车电子等领域。
超级版主
发布
全部
最新发布
最新回复
热门
精华
ICMaker
4个月前更新
85次阅读
关注
Cadence Allegro PCB设计88问解析(九) 之 Allegro中封装(footprint)3D模型添加
今天整理下PCB封装的3D 模型添加,此步骤并不是所有的公司使用,因为我们平常给器件添加一个实际的高度,就已经OK了。只不过我们...
+6
评分
回复
分享
ICMaker
4个月前更新
85次阅读
关注
Cadence Allegro:Class与Sub Class概念
在Allegro软件中,将设计的内容按照其所表达的意义分成不同的大类(Class),在Class下面细分为子类(Sub Class)。你想要在该PC...
+15
评分
回复
分享
ICMaker
4个月前更新
79次阅读
关注
Cadence Allegro PCB设计88问解析(二) 之 Allegro中Artwork层复用(导入导出)
因为每个人的习惯不同,所以在平常的设计中查看的光绘层是不同的,有助于自己快速的layout。但是在每次拿到别人的板子去改版或者...
+5
评分
回复
分享
jenmyliu
4个月前更新
78次阅读
关注
Cadence Allegro PCB如何快速查找元器件
前言设计好的PCB我们能经常需要快速查找某个元器件。一、点击菜单栏的show element命令二、在find栏中输入要查找的器件勾选symbo...
评分
回复
分享
inner
4个月前更新
78次阅读
关注
allegro 如何屏蔽 package to package spacing
板子布局和布线都完成了,DRC report时出现package to package spacing error,由于元件密度问题,元件放得比较近,但实际是没有影响的,于是关闭
package to package spacing 检查,设置 setup->constraint->mode->design mode(package),点击off...
评分
回复
分享
jenmyliu
4个月前更新
74次阅读
关注
Allegro修改元件封装管脚序号
对于用Allegro画PCB来说,其中画元件封装是最头疼的事,100个芯片就有100种封装,况且要从焊盘画起,自从有了“封装生成器”,画...
+10
评分
回复
分享
ICMaker
4个月前更新
72次阅读
关注
Allegro PCB对边框倒角变成圆弧处理
17.4的操作例如想对下述的矩形的边角变成圆弧状点击Manufacturer中的Fillet,如下图所示:在options面板中填写圆弧倒角的大小然...
+4
评分
回复
分享
ii1397
4个月前更新
71次阅读
关注
Cadence Allegro PCB设计88问解析(二十) 之 Allegro中格点设置(一)
一个学习信号完整性仿真的layout工程师布局是PCB设计中比较重要的一步,一个好的布局,不仅看起来美观而且也方便后期的走线,避...
+3
评分
回复
分享
wanakaka
4个月前更新
67次阅读
关注
AD等长设计及xSignal设置
AD等长设计
工具介绍
xSignal Wizard在单一源元件和多个目标元件之间创建xSignal。Wizard使用一种面向元件的方法识别潜在的xSign...
+17
评分
回复
分享
ii1397
4个月前更新
62次阅读
关注
Cadence Allegro PCB设计88问解析(二十二) 之 Allegro中放入元器件
第一步:添加版外形outline我们在放入元器件之前要有一个outline,以便于器件摆放。如果我们有结构给的图纸外形,可以按照他们的...
评分
回复
分享
ICMaker
4个月前更新
62次阅读
关注
Cadence Allegro PCB设计88问解析(二十八) 之 Allegro中使用Anti Etch分割平面
最近看到关于Anti Etch的设置,因为本人之前在layout设计是使用过这个命令。后来去到别的公司就不用了,从网上看到说这个命令是...
+2
评分
回复
分享
willansb502
4个月前更新
59次阅读
关注
信号完整性仿真SI之Cadence Sigrity SPEED2000_眼图仿真(四)
今天给大家分享一个仿真的操作流程,是关于Cadence Sigrity SPEED2000的时域波形仿真和眼图仿真。我们会经常看见硬件工程师调试...
+11
评分
回复
分享
willansb502
4个月前更新
59次阅读
关注
信号完整性之Ansys SIwave_S参数提取(四)
接着上一章的信号完整性之Cadence Sigrity Power SI_S参数提取(三),今天总结一下Ansys SIwave的S参数提取,顺便看一下两个不...
+2
评分
回复
分享
Cryingcat
4个月前更新
59次阅读
关注
DDR3设计总结
使用 2 片 16bits 的 DDR3和 4 片 8bits DDR3(双面贴片)
拓扑结构与 2 片 DDR 的要求基本一致,在此重点说明4片DDR...
+5
评分
回复
分享
ICMaker
4个月前更新
55次阅读
关注
allegro差分线设置-续-neck的使用
一般,遇到这种差分线不在一层的,需要换层的,就需要使用neck,neck的设置,见上一篇。如下图:底层的pin和top层的pin,需要连...
+6
评分
回复
分享
ii1397
4个月前更新
55次阅读
关注
Cadence Allegro PCB设计88问解析(二十一) 之 Allegro中更新器件封装(Footprint)
一个学习信号完整性仿真的layout工程师今天和大家简单介绍Allegro中如何更新PCB封装,在我们导入原理图网表,PCB的封装是必不可...
+3
评分
回复
分享
willansb502
4个月前更新
54次阅读
关注
电源完整性之Cadence Sigrity Power DC_IR_Drop仿真
之前和大家分享过电源完整性之仿真设计原理链接: link.今天接着上一篇文章总结一下电源直流压降的的仿真操作流程及一些simulatio...
+17
评分
回复
分享
ICMaker
4个月前更新
53次阅读
关注
Allegro 中利用Z-Copy命令绘制Route_Keepin/Route_Keepout等层的方法
1.若图形是闭合的,则可以直接用Z-Copy命令绘制,若图形不是闭合的,需要先利用Shape-Compose Shape命令将线段合成为一个完整闭...
评分
回复
分享
jenmyliu
4个月前更新
50次阅读
关注
Allegro如何更改过孔的网络
Allegro如何更改过孔网络
在用Allegro进行PCB设计过程中,有时候需要改变过孔的网络。
如果用删除再重新打过孔的方式就显的比较...
评分
回复
分享
yuanxiaowa
4个月前更新
49次阅读
关注
Cadence复用电路原理图及其PCB布局
前言
有些电路原理图是固定的,PCB布局也大体固定。这时候就会想,如果能把原理图和PCB布局联合起来就好了,画好原理图后,画PCB...
+17
评分
回复
分享
willansb502
4个月前更新
48次阅读
关注
信号完整性之Cadence Sigrity 回路电感仿真操作流程
今天和大家分享的是Optimize PI仿真操作流程,主要是介绍回路电感的提取。
Optimize PI 是Sigrity公司专门针对电源网络目标优化...
+6
评分
回复
分享
ICMaker
4个月前更新
44次阅读
关注
Allegro如何检查过孔是否重叠的四种方法操作指导
Allegro如何检查过孔是否重叠的四种方法操作指导
Allegro可以检查过孔是否重叠,避免重孔的情况的出现,具体检查方法如下
一.非...
评分
回复
分享
ICMaker
4个月前更新
44次阅读
关注
Allegro删除shape void操作方法
Allegro删除shape void操作方法在lay板过程中,要修改已经画好的板卡,器件一直无法删除某中间层,提示无法删除,该层有shape vo...
评分
回复
分享
ICMaker
4个月前更新
42次阅读
关注
orCAD下绘制差分对方法推荐
本次推荐一种在orCAD下绘制差分对方法,差分对的优点有很多,尤其对“时序有要求的信号对”作用更为明显,但在“原理图环境”下...
+13
评分
回复
分享
ii1397
4个月前更新
42次阅读
关注
Cadence Allegro PCB设计88问解析(二十九) 之 Allegro中泪滴的使用
通常添加泪滴的目的是:在一些接插器件或者大焊盘的时候,增强信号线与焊盘之间的连接强度,提高可靠性;二是为了保持高速信号的...
+2
1
回复
分享
wanakaka
4个月前更新
41次阅读
关注
Cadence Allegro Xnet的创建详细教程
Xnet是指在无源器件的两端,两个不同的网络,但是本质上其实是同一个网络的这种情况。比如一个源端串联电阻或者串容两端的网络。...
+2
评分
回复
分享
ii1397
4个月前更新
40次阅读
关注
Cadence Allegro PCB设计88问解析(二十三) 之 Allegro中设置禁止走线打孔区域(添加Route keepout和Via keepout)
Route Keepout和Via Keepout是在PCB设计中经常遇到的两个概念,也就是禁止布线和打孔。一般我们在一些高速信号的连接器的焊盘下...
评分
回复
分享
ICMaker
4个月前更新
39次阅读
关注
Cadence Allegro16.6 PCB检查事项
在生成光绘文件之前,需要常规检查pcb板的相关事项目录1.检查器件是否全部放置完和连接是否全部连接。2.检查Dangling lines、Via...
评分
回复
分享
jenmyliu
4个月前更新
39次阅读
关注
AntiPad反焊盘越大,过孔阻抗跌落就越小
AntiPad反焊盘越大,过孔阻抗跌落就越小
AntiPad就是通常我们所说反焊盘。下图的为一对差分线过孔,在GND平面的图。
过孔到铜皮...
评分
回复
分享
ICMaker
4个月前更新
38次阅读
关注
Allegro过孔打在焊盘上(via与pad重叠),如何显示DRC错误?
把same net DRC打开,过孔在焊盘上有DRC出现
Set>Constraints...>点击Physical(lines/vias)rule set栏中的set valuses...按钮,将pad/pad direct connect设置成not allowed;
Set>Constraints...>点击Physical(lines/vias)rule set栏中的set DRC m...
评分
回复
分享
上一页
1
2
3
4
…
6
下一页
分享
PCB设计
PCB(Printed Circuit Board,印制电路板)是电子设备的核心组成部分,用于机械支撑和电气连接电子元器件。通过在绝缘基材上设计导电路径(铜箔线路)和焊盘,PCB将元器件连接成一个完整的电路系统。PCB设计是将电路原理图转化为实际可制造的电路板的过程,涉及原理图绘制、布局布线、信号完整性分析以及生产文件生成等环节。优秀的PCB设计不仅能提高电路性能,还能降低生产成本,广泛应用于消费电子、通信设备、汽车电子等领域。
发布
关注
帖子
175
互动
1
阅读
8905
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则