首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
PCB设计
帖子 175
互动 3
关注 1
PCB(Printed Circuit Board,印制电路板)是电子设备的核心组成部分,用于机械支撑和电气连接电子元器件。通过在绝缘基材上设计导电路径(铜箔线路)和焊盘,PCB将元器件连接成一个完整的电路系统。PCB设计是将电路原理图转化为实际可制造的电路板的过程,涉及原理图绘制、布局布线、信号完整性分析以及生产文件生成等环节。优秀的PCB设计不仅能提高电路性能,还能降低生产成本,广泛应用于消费电子、通信设备、汽车电子等领域。
超级版主
发布
全部
最新发布
最新回复
热门
精华
chipdebug
6个月前更新
10次阅读
关注
orcad所有同名信号网络高亮的方法
下面这个方法我个人更喜欢一 点,可以真的实现全部高亮它会自动搜索同名网络高亮,并在界面中显示查找到的信息
评分
回复
分享
ICMaker
6个月前更新
124次阅读
关注
Altium \PADS\Allegro之间的PCB互转操作!
跟原理图一样,因为各个公司的PCB设计软件不同,可能需要复制不同软件PCB设计里面的元件封装、模块、DDR走线等元素,这时候不...
+17
评分
回复
分享
willansb502
6个月前更新
21次阅读
关注
allegro设置快捷键
allegro设置快捷键一、快捷键设置二、env文件在哪里?三、加入自己设置的快捷方式F1 is normally reserved by the system for He...
评分
回复
分享
willansb502
6个月前更新
33次阅读
关注
电源完整性之仿真设计原理
电源完整性(Power Integrity),简称为PI,也就是大家平常听说的PI。PCB板上的电源设计也是非常重要的,不当的设计也会引起很重...
+1
评分
回复
分享
ICMaker
6个月前更新
53次阅读
关注
Cadence Allegro PCB设计88问解析(四) 之 Allegro中快捷键Funckey与alias设置
Cadence Allegro是一款功能比较强大的软件,相比较其他的PCB设计软件来说,界面交互比较友好。其中的快捷键设置就是比较强大,我...
评分
回复
分享
ii1397
6个月前更新
21次阅读
关注
Cadence Allegro PCB设计88问解析(三十三) 之 Allegro 中 Quick Reports的使用
在进行PCB设计时,经常会查看一下整个PCB的基本信息,比如器件个数,网络数量、pin的数量。尤其在投板的时候还要查看下Dangling ...
+3
评分
回复
分享
willansb502
6个月前更新
93次阅读
关注
信号完整性之Ansys SIwave_S参数提取(四)
接着上一章的信号完整性之Cadence Sigrity Power SI_S参数提取(三),今天总结一下Ansys SIwave的S参数提取,顺便看一下两个不...
+2
评分
回复
分享
ICMaker
6个月前更新
41次阅读
关注
Cadence Allegro PCB设计88问解析(五) 之 Allegro中DXF的导入导出
在进行PCB设计时,需要考虑结构要求,其要求就会体现在结构文件中。一般Allegro软件的结构文件为DXF。DXF文件中包含PCB板外形,...
+2
评分
回复
分享
ii1397
1个月前更新
173次阅读
关注
【Cadence】从嘉立创导出封装到Allegro
所需工具软件:
Altium Designer 18 ; Cadence 16.6 ; 立创EDA.
操作步骤 (嘉立创–>Altium Designer–>Cadence)
1.立...
+5
评分
回复
分享
willansb502
6个月前更新
260次阅读
关注
信号完整性之Cadence Sigrity Power SI_S参数提取(三)
上篇文章和大家分享了S参数的一些基本定义,今天share一下S参数提取的仿真操作流程。今天介绍的是Cadence Sigrity下面的Power SI...
+18
评分
回复
分享
ICMaker
6个月前更新
47次阅读
关注
Cadence Allegro PCB设计88问解析(六) 之 Allegro中的XNet设置
在我们的进行layout设计时,尤其是在一些差分走线上,经常会遇到串联电阻或者电容的情况,可能在信号速率不高或者spec要求不严格...
+6
评分
回复
分享
wanakaka
6个月前更新
132次阅读
关注
ALLEGRO等长时如何将PIN DELAY和VIA长度计算在内
在PCB设计中,对于时序要求严格的线路,Via和IC pin delay的长度必须得到重视,通过下面的操作,可将Via和Pin delay加入到线路长...
评分
回复
分享
ICMaker
6个月前更新
71次阅读
关注
allegro差分线设置-续-neck的使用
一般,遇到这种差分线不在一层的,需要换层的,就需要使用neck,neck的设置,见上一篇。如下图:底层的pin和top层的pin,需要连...
+6
评分
回复
分享
wanakaka
6个月前更新
5次阅读
关注
Cadence 16.6 Allegro中Static Phase和Relative Propagation Delay的区别
目录
1. 使用Relative Propagation Delay约束差分线TX+_GP0和TX-_GP0
2. 使用Static Phase约束差分线TX+_GP0和TX-_GP0
3. 几点结...
+1
评分
回复
分享
Ordinary
6个月前更新
13次阅读
关注
allegro层定义
文章目录1.art和pgp 信号层和电源层2.adb和adt3.drill钻孔1.art和pgp 信号层和电源层在Allegro软件中,ART(Artwork)和PGP(Pla...
评分
回复
分享
wanakaka
6个月前更新
6次阅读
关注
cadence – 在allegro中出报告(Padstack Usage Report)来辅助制作orcad原理图封装
文章目录 cadence - 在allegro中出报告(Padstack Usage Report)来辅助制作orcad原理图封装 概述 笔记 做PCB封装 出报告 - Padsta...
+12
评分
回复
分享
ICMaker
6个月前更新
20次阅读
关注
Cadence Allegro PCB设计88问解析(七) 之 Allegro位号反标OrCAD
在项目的设计过程中会经常增加或者减少器件,到最后,图中的元件位号通常都不连续,这样很不利于调试,而且位号经常会变成多位,...
+7
评分
回复
分享
Ordinary
6个月前更新
442次阅读
关注
Cadence Allegro元器件对齐以及skill对齐的简单方法
首先介绍一下Allegro PCB软件本身的对齐操作:
在Setup中点击Placement Edit,如下图所示:
框选需要对齐的元件(前提是Find面板...
评分
回复
分享
ICMaker
6个月前更新
99次阅读
关注
Cadence Allegro:Class与Sub Class概念
在Allegro软件中,将设计的内容按照其所表达的意义分成不同的大类(Class),在Class下面细分为子类(Sub Class)。你想要在该PC...
+15
评分
回复
分享
ICMaker
6个月前更新
7次阅读
关注
Allegro PCB对元器件进行调换位置
当出现某两个元器件连线出现交叉需要互换位置时,如下图所示:选择Place中的Swap(或者自定义的快捷键),如下图所示:然后...
评分
回复
分享
inner
6个月前更新
100次阅读
关注
allegro 如何屏蔽 package to package spacing
板子布局和布线都完成了,DRC report时出现package to package spacing error,由于元件密度问题,元件放得比较近,但实际是没有影响的,于是关闭
package to package spacing 检查,设置 setup->constraint->mode->design mode(package),点击off...
评分
回复
分享
ICMaker
6个月前更新
118次阅读
关注
Allegro PCB对边框倒角变成圆弧处理
17.4的操作例如想对下述的矩形的边角变成圆弧状点击Manufacturer中的Fillet,如下图所示:在options面板中填写圆弧倒角的大小然...
+4
评分
回复
分享
inner
6个月前更新
3次阅读
关注
Allegro PCB Design GXL查看线长
Allegro PCB Design GXL查看线长
1首先点击页面左上角的Generaledit按钮。
2.在Find窗口选择网络。
3.然后就可以把鼠标放在要测...
评分
回复
分享
inner
6个月前更新
10次阅读
关注
Allegro-实时显示走线长度
cadence版本为16.6
手工布线时
还可以动态显示当前走线的长度
长度一目了然
评分
回复
分享
willansb502
6个月前更新
121次阅读
关注
信号完整性之S参数(六)
一、S参数简介
S参数对于仿真和信号完整性来说,可能是基础的仿真流程和知识。大家可能听过S参数、Z参数、Y参数等。S参数称为散...
评分
回复
分享
ICMaker
6个月前更新
193次阅读
关注
Cadence Allegro PCB设计88问解析(八) 之 Allegro中飞线显示设置
我们在平常的PCB设计中,经常会接触到飞线这个概念,今天和大家简单整里一下关于飞线的设置。因为在刚开始画PCB时,看到别人的设...
+3
评分
回复
分享
inner
6个月前更新
38次阅读
关注
Allegro PCB如何显示管脚编号
显示器件管脚编号方法器件未显示管脚编号选择Display菜单下的Color/Visibility(颜色/可见性)或按设置的快捷键Alt+Ctrl+C跳出如下...
评分
回复
分享
willansb502
6个月前更新
9次阅读
关注
信号完整性之串扰仿真(二)
一、串扰仿真(二)
上一文章是本人简单总结了Ansys SIwave 的串扰仿真操作流程,今天给大家分享一下Cadence Sigrity 的SPEED200...
+11
评分
回复
分享
wanakaka
6个月前更新
186次阅读
关注
Cadence17.2 > Allegro > 检查PCB Layout信号线组等长及查看delay
目录
第一步:选择Cmgr图标:
第二步:双击Net下面的Relative Propagation Delay
第三步:右键点击Dsn行,选择Analyze,然后就可...
评分
回复
分享
ICMaker
6个月前更新
191次阅读
关注
Cadence allegro 17.4 PCB DRC检查
1、检查连接是否全部完成选择菜单 “Display—Status” 如图1-1 所示。查看图 1-1 中标记处是否为“0%”。2、检查Dangling Lines...
+2
评分
回复
分享
上一页
1
…
3
4
5
6
下一页
1人已关注
分享
PCB设计
PCB(Printed Circuit Board,印制电路板)是电子设备的核心组成部分,用于机械支撑和电气连接电子元器件。通过在绝缘基材上设计导电路径(铜箔线路)和焊盘,PCB将元器件连接成一个完整的电路系统。PCB设计是将电路原理图转化为实际可制造的电路板的过程,涉及原理图绘制、布局布线、信号完整性分析以及生产文件生成等环节。优秀的PCB设计不仅能提高电路性能,还能降低生产成本,广泛应用于消费电子、通信设备、汽车电子等领域。
发布
关注
帖子
175
互动
3
阅读
1.3W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则