SOC FPGA论坛首页-ChipDebug-第17页

SOC FPGA论坛首页-ChipDebug-第17页

等级-LV1-ChipDebug

1年前更新37次阅读

FPGA实现平衡小车

一. 硬件介绍
底板资源:
TB6612电机驱动芯片 * 2
MPU6050陀螺仪

FPGA实现平衡小车-ChipDebug

FPGA实现平衡小车-ChipDebug

FPGA实现平衡小车-ChipDebug

FPGA实现平衡小车-ChipDebug

FPGA开源项目

评分

等级-LV3-ChipDebug

1年前发布42次阅读

在FPGA中实现步进电机运动控制器

这一设计理念进一步建立在之前将步进电机驱动器集成到 CPLD 中的设计理念之上（参考文献 1）。然而，这个想法不仅集成了驱动器，...

在FPGA中实现步进电机运动控制器-ChipDebug

在FPGA中实现步进电机运动控制器-ChipDebug

评分

等级-LV3-ChipDebug

1年前发布27次阅读

使用 Simulink 进行 FPGA 设计和验证

Xilinx System Generator for DSP 是一个 MATLAB Simulink 模块集，可促进系统设计。System Generator for DSP 以熟悉的 M...

使用 Simulink 进行 FPGA 设计和验证-ChipDebug

使用 Simulink 进行 FPGA 设计和验证-ChipDebug

使用 Simulink 进行 FPGA 设计和验证-ChipDebug

评分

等级-LV3-ChipDebug

1年前发布13次阅读

齐纳二极管保护 FPGA 5V 输入

尽管 5V 供电逻辑在许多应用中仍然很常见，但大多数 FPGA 支持 3.3V 及更低的接口电平。当您将 FPGA 连接到更高的电压电平时，FP...

齐纳二极管保护 FPGA 5V 输入-ChipDebug

齐纳二极管保护 FPGA 5V 输入-ChipDebug

齐纳二极管保护 FPGA 5V 输入-ChipDebug

齐纳二极管保护 FPGA 5V 输入-ChipDebug

评分

等级-LV1-ChipDebug

1年前发布29次阅读

已解决PotatoPie所用的烧录方式及最小系统板设计

问题其实比较类似这个帖子
https://chipdebug.com/forum-post/53471.html
不过我的疑问更进一步，板子上这个单片机是用于。如果没有这个单片机的话，下载、固化的流程又和使用单片机作为下载器的过程有什么区别呢？还是说，就不能下载了。
更进一步，如果想用...

评分

等级-LV1-ChipDebug

1年前更新29次阅读

已解决PotatoPie V3.0 PDF原理的疑问

在这个PotatoPie V3.0 PDF中为什么要有一个单片机？能不能不要单片机？JTAG模式下，怎么去下载固化程序？

评分

等级-LV1-ChipDebug

1年前更新114次阅读

vivado报错-debug hub core时钟检测不到

问题描述
在使用JTAG仿真器在vivado环境下抓信号时，报如下错误:
Warning: The debug hub core was not detected
Resolution： 1、Make sure the clock connected to the debug hub(dbg hub) core is free running clock and is active 2、Make sure the B...

评分

等级-LV3-ChipDebug

9个月前更新475次阅读

PotatoPie 2.1/3.0 教程(0) TD软件的安装和AL-Link mini 下载器的驱动安装

TD软件的安装和license授权TD软件下载Windows 64位版本海外的朋友，可以从本站下载：Windows 32位版本Linux版本本开发板不推荐TD5，因为TD4.6.7又小又快又稳，所以例程都是适配的TD4.6.7，如果你确实需要TD5，请到这里下载https://chipdebug.com/forum-post/5...

评分

等级-LV3-ChipDebug

10个月前更新1421次阅读

PotatoPie 2.1/3.0 教程目录

目录更新时间2024/01/12,将持续更新PotatoPie 2.1/3.0 教程(0) TD软件的安装和AL-Link mini 下载器的驱动安装PotatoPie 2.1/3.0 教程(1) TD工程的创建，编译，下载PotatoPie 2.1/3.0 教程(2) —— 实验1 FPGA实现LED流水灯和呼吸灯PotatoPie 2.1/3.0 教程(3) ...

评分

等级-LV1-ChipDebug

1年前更新23次阅读

提问EF2M45LG48B有没有办法可以在FPGA设置信号快速触发MCU中断服务函数

我在FPGA实现了一些自定义的时序逻辑去获取数据，这个数据需要发给EF2M45LG48B内的MCU去处理，如果通过定时器定时去获取这些数据...

EF2M45LG48B有没有办法可以在FPGA设置信号快速触发MCU中断服务函数-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新516次阅读

PotatoPie 2.1/3.0 教程(1) TD工程的创建，编译，下载

新建工程添加源码1.双击图标打开软件2. 输入工程名，存储路径，并选择器件3. 新建源码记得文件类型选择verilog, 其它文件类型暂...

PotatoPie 2.1/3.0 教程(1) TD工程的创建，编译，下载-ChipDebug

PotatoPie 2.1/3.0 教程(1) TD工程的创建，编译，下载-ChipDebug

PotatoPie 2.1/3.0 教程(1) TD工程的创建，编译，下载-ChipDebug

+15

PotatoPie 2.1/3.0 教程(1) TD工程的创建，编译，下载-ChipDebug

评分

等级-LV1-ChipDebug

1年前发布8次阅读

DAC产生刺激信号，求大佬解答

用SPI配置寄存器输出刺激信号，寄存器配置的数据没有问题，ila抓到的时序和返回的数据也都是对的，硬件也没有问题，还有什么地方会有问题啊，想了好几天了，还是没解决？

FPGA常见问题

评分

等级-LV3-ChipDebug

1年前更新55次阅读

ICMaker 的 LATTICE HW-USBN-2B 下载器驱动安装教程

首先安装网盘里面的programmer软件，百度网盘中软件在这里
我们自有网盘中的软件在这里。
安装完成之后在软件的安路目录下找到如...

ICMaker 的 LATTICE HW-USBN-2B 下载器驱动安装教程-ChipDebug

ICMaker 的 LATTICE HW-USBN-2B 下载器驱动安装教程-ChipDebug

ICMaker 的 LATTICE HW-USBN-2B 下载器驱动安装教程-ChipDebug

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

1年前发布145次阅读

提问Verilog实现简单ANN中对隐藏层进行赋值会在RTL仿真报错，用的Vivado，说是必须使用实际值，但我都赋值好了啊？

（[Synth 8-502] non-constant real-valued expression is not supported ）这是报错类型，百度上找不到方法解决。
后来删掉又仿...

Verilog实现简单ANN中对隐藏层进行赋值会在RTL仿真报错，用的Vivado，说是必须使用实际值，但我都赋值好了啊？-ChipDebug

Verilog实现简单ANN中对隐藏层进行赋值会在RTL仿真报错，用的Vivado，说是必须使用实际值，但我都赋值好了啊？-ChipDebug

Verilog实现简单ANN中对隐藏层进行赋值会在RTL仿真报错，用的Vivado，说是必须使用实际值，但我都赋值好了啊？-ChipDebug

+1

Verilog实现简单ANN中对隐藏层进行赋值会在RTL仿真报错，用的Vivado，说是必须使用实际值，但我都赋值好了啊？-ChipDebug

2

等级-LV3-ChipDebug

1年前发布45次阅读

Lattice ECP5U85F芯片晶中国产版5085芯片烧写注意事项

ECP5U85F bit 文件与5085兼容性操作
虽然晶中的芯片确实与LATTICE的芯片是同宗同源（买的lattice的裸片自己回来封的），软件和代码甚至固件都可以直接用LATTICE的，但是在烧写方面还是与进口的LATTICE芯片有差异，下面是注意事项。
由于烧写工具会在Verify...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

1年前更新224次阅读

提问vivado2021.2 编译modelsim仿真库时一直卡在Compiling verilog library ‘secureip’界面

vivado2021.2 编译modelsim仿真库时一直卡在Compiling verilog library 'secureip'界面，请问大家有没有遇到同样的问题？

vivado2021.2 编译modelsim仿真库时一直卡在Compiling verilog library 'secureip'界面-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新17次阅读

TD5.6.3 chipwatch(CWC) 逻辑端源代码

含两个版本， verilog 和 sv版。

评分

等级-LV2-ChipDebug

1年前更新330次阅读

精通过MCU/MPU/CPU嵌入式下载升级Anlogic EF2/3的调试经验分享

感谢安路技术交流群里的FPGA小99的分享，挣点积分换资源咯。目录EF2/3 嵌入式升级FAQEF2/3 - 15/25/45支持的升级接口从串模式JTA...

通过MCU/MPU/CPU嵌入式下载升级Anlogic EF2/3的调试经验分享-ChipDebug

通过MCU/MPU/CPU嵌入式下载升级Anlogic EF2/3的调试经验分享-ChipDebug

通过MCU/MPU/CPU嵌入式下载升级Anlogic EF2/3的调试经验分享-ChipDebug

+21

通过MCU/MPU/CPU嵌入式下载升级Anlogic EF2/3的调试经验分享-ChipDebug

-1

等级-LV1-ChipDebug

1年前发布39次阅读

已解决IO Constraint双击打不开

IDE已经重装过，IO Constraint双击打不开，但是会出现右下角这个标红的窗口，这个窗口点击的话显示不了。请问这是怎么回事？

IO Constraint双击打不开-ChipDebug

评分

等级-LV1-ChipDebug

1年前发布38次阅读

为什么我的IO Constraint双击不出现IO配置窗口

我双击这个IO Constraint不能弹出IO配置窗口，菜单Tools下的IO Constraint也不行，请问这是为什么？

为什么我的IO Constraint双击不出现IO配置窗口-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新245次阅读

vivado软件无法连接下载器或下载失败解决方案

1、Xilinx HS3 高速下载器可以通过如下链接购买https://item.taobao.com/item.htm?spm=a21n57.1.0.0.7f83523c7ugRiu&id=7069...

vivado软件无法连接下载器或下载失败解决方案-ChipDebug

vivado软件无法连接下载器或下载失败解决方案-ChipDebug

vivado软件无法连接下载器或下载失败解决方案-ChipDebug

vivado软件无法连接下载器或下载失败解决方案-ChipDebug

评分

等级-LV3-ChipDebug

8个月前更新80次阅读

Win7安装安路AL-Link下载器驱动提示“无法验驱动程序数字签名”代码52怎么办？

有些Win7系统在安装18年后的驱动时，设备管理器显示黄色感叹号，并提示“无法验证此设备所需的驱动程序的数字签名，代码52”，是...

Win7安装安路AL-Link下载器驱动提示“无法验驱动程序数字签名”代码52怎么办？-ChipDebug

Win7安装安路AL-Link下载器驱动提示“无法验驱动程序数字签名”代码52怎么办？-ChipDebug

Win7安装安路AL-Link下载器驱动提示“无法验驱动程序数字签名”代码52怎么办？-ChipDebug

Win7安装安路AL-Link下载器驱动提示“无法验驱动程序数字签名”代码52怎么办？-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新35次阅读

安路TangDynasty(TD) 工具设置多个ADC或者SDC约束文件的办法

先在Constraint点击右键创建多个约束组
然后分别在每个约束组中添加约束文件
然后右键选择要激活的选项

安路TangDynasty(TD) 工具设置多个ADC或者SDC约束文件的办法-ChipDebug

安路TangDynasty(TD) 工具设置多个ADC或者SDC约束文件的办法-ChipDebug

安路TangDynasty(TD) 工具设置多个ADC或者SDC约束文件的办法-ChipDebug

安路TangDynasty(TD) 工具设置多个ADC或者SDC约束文件的办法-ChipDebug

评分

等级-LV1-ChipDebug

1年前发布9次阅读

A7中芯片中的内置的ADC模块如何关闭

评分

等级-LV1-ChipDebug

1年前发布17次阅读

demo14_test_uart这个例程回读错误

发送18，收到08，有这个例程的说明吗？多谢！

demo14_test_uart这个例程回读错误-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新62次阅读

CY7C68013 Slave FIFO FPGA 操作时序

信号简介
IFCLK 可以是外部时钟也可以是68013提供的时钟，对于FPGA采用外部时钟时更方便。
FLAGA 68013的FIFO的水线指示位，这个...

CY7C68013 Slave FIFO FPGA 操作时序-ChipDebug

CY7C68013 Slave FIFO FPGA 操作时序-ChipDebug

CY7C68013 Slave FIFO FPGA 操作时序-ChipDebug

+9

CY7C68013 Slave FIFO FPGA 操作时序-ChipDebug

1

等级-LV3-ChipDebug

1年前更新57次阅读

安路TangDynasty(TD) 扩展功能之位流加密（EF Encrypt）

对于 EF2 和 EF3 系列器件， TD 软件支持对位流文件进行 128Bit AES 加密。加密后的文件必须由用户提供的秘钥才能进行解密。此...

安路TangDynasty(TD) 扩展功能之位流加密（EF Encrypt）-ChipDebug

安路TangDynasty(TD) 扩展功能之位流加密（EF Encrypt）-ChipDebug

安路TangDynasty(TD) 扩展功能之位流加密（EF Encrypt）-ChipDebug

+4

安路TangDynasty(TD) 扩展功能之位流加密（EF Encrypt）-ChipDebug

评分

等级-LV3-ChipDebug

1年前发布81次阅读

安路TangDynasty(TD) 扩展功能之BRAM数据上传（Update BRAM Data）

Update BRAM Data
TD 提供 Update BRAM Data 工具，若只需更新设计中 BRAM 的初始值时，无需重新编译工程，直接修改位流文件中 B...

安路TangDynasty(TD) 扩展功能之BRAM数据上传（Update BRAM Data）-ChipDebug

安路TangDynasty(TD) 扩展功能之BRAM数据上传（Update BRAM Data）-ChipDebug

安路TangDynasty(TD) 扩展功能之BRAM数据上传（Update BRAM Data）-ChipDebug

+4

安路TangDynasty(TD) 扩展功能之BRAM数据上传（Update BRAM Data）-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新154次阅读

安路TangDynasty(TD) 扩展功能之flash(.bit或.bin文件）中添加自定义内容（Create Flash File）

Create Flash File
TD 软件提供 Create Flash File 功能，方便用户在目标位流文件中添加自定义的内容，扩展已有位流文件的功能，...

安路TangDynasty(TD) 扩展功能之flash(.bit或.bin文件）中添加自定义内容（Create Flash File）-ChipDebug

安路TangDynasty(TD) 扩展功能之flash(.bit或.bin文件）中添加自定义内容（Create Flash File）-ChipDebug

安路TangDynasty(TD) 扩展功能之flash(.bit或.bin文件）中添加自定义内容（Create Flash File）-ChipDebug

+1

安路TangDynasty(TD) 扩展功能之flash(.bit或.bin文件）中添加自定义内容（Create Flash File）-ChipDebug

评分

等级-LV3-ChipDebug

1年前发布120次阅读

安路TangDynasty(TD)双分区启动功能（Dual Boot）多分区启动（ Multi Boot）

对于 Eagle、 EF2/3 系列的 FPGA，在对外部 flash 进行程序加载时，支持 Dual Boot（双启动模式）和 Multi Boot（多启动模式）。...

安路TangDynasty(TD)双分区启动功能（Dual Boot）多分区启动（ Multi Boot）-ChipDebug

安路TangDynasty(TD)双分区启动功能（Dual Boot）多分区启动（ Multi Boot）-ChipDebug

安路TangDynasty(TD)双分区启动功能（Dual Boot）多分区启动（ Multi Boot）-ChipDebug

+3

安路TangDynasty(TD)双分区启动功能（Dual Boot）多分区启动（ Multi Boot）-ChipDebug

评分

上一页 1…15 161718 19…1056 下一页跳转