SOC FPGA论坛首页-ChipDebug-第16页

SOC FPGA论坛首页-ChipDebug-第16页

等级-LV1-ChipDebug

1年前发布28次阅读

提问Vivado的RS Decoder IP核问题

使用Vivado的RS译码IP进行译码时，校验数据出现了数据的前面16位，然后数据后移了16位，请问解决方案！输入数据全是8‘d49，编码...

Vivado的RS Decoder IP核问题-ChipDebug

Vivado的RS Decoder IP核问题-ChipDebug

Vivado的RS Decoder IP核问题-ChipDebug

Vivado的RS Decoder IP核问题-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新23次阅读

已解决为什么使用TD下的FIFOIP核写数据写时钟写请求仿真对但是empty的标志信号一直为高，full一直为低

有个坛友在别的帖子的回复里问问题，我也不知道为啥就是不能再开一帖，莫非是网站的UI设计不合理，导致大家很难找到发帖按钮...

为什么使用TD下的FIFOIP核写数据写时钟写请求仿真对但是empty的标志信号一直为高，full一直为低-ChipDebug

为什么使用TD下的FIFOIP核写数据写时钟写请求仿真对但是empty的标志信号一直为高，full一直为低-ChipDebug

为什么使用TD下的FIFOIP核写数据写时钟写请求仿真对但是empty的标志信号一直为高，full一直为低-ChipDebug

为什么使用TD下的FIFOIP核写数据写时钟写请求仿真对但是empty的标志信号一直为高，full一直为低-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新62次阅读

了解并缓解 Xilinx 7 系列器件中的系统级 ESD 和 EOS 事件

By: James Karp, Michael Hart, and Tc Chai
半导体行业的规模化趋势（称为“摩尔定律”）会导致集成电路组件级静电放电 (ESD) ...

了解并缓解 Xilinx 7 系列器件中的系统级 ESD 和 EOS 事件-ChipDebug

了解并缓解 Xilinx 7 系列器件中的系统级 ESD 和 EOS 事件-ChipDebug

了解并缓解 Xilinx 7 系列器件中的系统级 ESD 和 EOS 事件-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新19次阅读

单独使用modelsim仿真xilinx

如何使用modelsim仿真xilinx 直接在modelsim软件内执行.do文件进行仿真，不通过vivado调用modelsim，vivado仅用于生成IP核。 1....

单独使用modelsim仿真xilinx-ChipDebug

单独使用modelsim仿真xilinx-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新700次阅读

VCS命令详解

前言：
本文一共接近一万四千字，适合作为vcs中文使用手册查询，希望能帮助到一些朋友。
VCS命令详解(一): 编译命令
-ams：允许在VCS两步模式下使用Verilog-AMS代码。 -ams_discipline <discipline_name>：在VCS两步模式下，指定VerilogAMS中的默认离...

FPGA常见问题

评分

等级-LV1-ChipDebug

1年前更新41次阅读

【FPGA图像处理实战】- RGB与HSV互转

HSV颜色空间也是图像处理中常用一个颜色空间，主要应用于调色处理。本文将介绍一下RGB与HSV互转，其中复杂度比“RGB与YUV互...

【FPGA图像处理实战】- RGB与HSV互转-ChipDebug

【FPGA图像处理实战】- RGB与HSV互转-ChipDebug

【FPGA图像处理实战】- RGB与HSV互转-ChipDebug

+1

【FPGA图像处理实战】- RGB与HSV互转-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

1年前更新12次阅读

光刻机行业报告2023

转自网络，报告来源：中泰电子团队

光刻机行业报告2023-ChipDebug

光刻机行业报告2023-ChipDebug

FPGA新闻资讯

评分

等级-LV2-ChipDebug

1年前更新135次阅读

精set_output_delay如何约束？

上一篇我们讲过set_input_delay：
set_input_delay如何约束？
什么是output_delay？
顾名思义，output_delay就是指输出端口...

set_output_delay如何约束？-ChipDebug

set_output_delay如何约束？-ChipDebug

set_output_delay如何约束？-ChipDebug

+3

set_output_delay如何约束？-ChipDebug

FPGA常见问题

评分

等级-LV2-ChipDebug

1年前更新134次阅读

精set_input_delay如何约束？

首先还是需要明确一点，这个约束没有延迟的作用，如果需要对输入信号做延迟，就要使用IODELAY这种原语。
什么是input_delay？
...

set_input_delay如何约束？-ChipDebug

set_input_delay如何约束？-ChipDebug

set_input_delay如何约束？-ChipDebug

+2

set_input_delay如何约束？-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

1年前发布6次阅读

TD软件编译RTL的时候显示变量被mutidrive，有办法通过编译吗

1

等级-LV3-ChipDebug

1年前更新37次阅读

一个硬件工程师说：RF 数据转换器软件驱动真的很简单！

转自Xilinx 官微
在我的职业生涯中，我一直从事模拟和混合信号系统、FPGA 架构、I/O 和信号完整性方面的工作。所以我真的...

一个硬件工程师说：RF 数据转换器软件驱动真的很简单！-ChipDebug

一个硬件工程师说：RF 数据转换器软件驱动真的很简单！-ChipDebug

一个硬件工程师说：RF 数据转换器软件驱动真的很简单！-ChipDebug

+8

一个硬件工程师说：RF 数据转换器软件驱动真的很简单！-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新9次阅读

技术货：傅立叶分析和小波分析之间的关系？（通俗讲解）

从傅里叶变换到小波变换，并不是一个完全抽象的东西，完全可以讲得很形象。小波变换有着明确的物理意义，如果我们从它的提出时所...

技术货：傅立叶分析和小波分析之间的关系？（通俗讲解）-ChipDebug

技术货：傅立叶分析和小波分析之间的关系？（通俗讲解）-ChipDebug

技术货：傅立叶分析和小波分析之间的关系？（通俗讲解）-ChipDebug

+17

技术货：傅立叶分析和小波分析之间的关系？（通俗讲解）-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新101次阅读

TMDS算法原理及Verilog HDL实现（附带源代码及仿真激励文件）

01TMDS编码规则
TMDS是最小化差分传输的简称，实际上就是一种编码规则，主要是适用于HDMI接口、DVI接口的视频图像编码。TMDS编码...

TMDS算法原理及Verilog HDL实现（附带源代码及仿真激励文件）-ChipDebug

TMDS算法原理及Verilog HDL实现（附带源代码及仿真激励文件）-ChipDebug

TMDS算法原理及Verilog HDL实现（附带源代码及仿真激励文件）-ChipDebug

+16

TMDS算法原理及Verilog HDL实现（附带源代码及仿真激励文件）-ChipDebug

FPGA常见问题

1

等级-LV1-ChipDebug

1年前更新57次阅读

万字长文带你搞懂JTAG的门门道道

前言
JTGA这个东西IC和嵌入式靓仔们肯定是有用过的，但是对于JTAG内部的东西，以及实现如果不了解的，可以看看这篇文章。
之前和...

万字长文带你搞懂JTAG的门门道道-ChipDebug

万字长文带你搞懂JTAG的门门道道-ChipDebug

万字长文带你搞懂JTAG的门门道道-ChipDebug

+18

万字长文带你搞懂JTAG的门门道道-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

1年前更新31次阅读

【FPGA图像处理实战】- 彩色图像灰度化

一、彩色图像处理灰度化
彩色图像灰度化是一种将彩色图像转换为灰度图像的过程。在RGB模型中，如果R=G=B时，则彩色表示一...

【FPGA图像处理实战】- 彩色图像灰度化-ChipDebug

【FPGA图像处理实战】- 彩色图像灰度化-ChipDebug

【FPGA图像处理实战】- 彩色图像灰度化-ChipDebug

FPGA常见问题

评分

等级-LV2-ChipDebug

1年前更新38次阅读

获取Xilinx FPGA芯片IDCODE的4种方法（支持任何FPGA型号）

Xilinx任何一款FPGA型号都有一个唯一的IDCODE，用来区分不同的产品，同一型号不同封装的FPGA IDCODE是一致的，可以通过JTAG、ICA...

获取Xilinx FPGA芯片IDCODE的4种方法（支持任何FPGA型号）-ChipDebug

获取Xilinx FPGA芯片IDCODE的4种方法（支持任何FPGA型号）-ChipDebug

获取Xilinx FPGA芯片IDCODE的4种方法（支持任何FPGA型号）-ChipDebug

+4

获取Xilinx FPGA芯片IDCODE的4种方法（支持任何FPGA型号）-ChipDebug

评分

等级-LV2-ChipDebug

1年前更新120次阅读

Xilinx FPGA Multiboot设计与实现（Spartan-6和Kintex-7示例）

都有哪些内容？
FPGA固件升级方案
Golden镜像和Multiboot镜像简介
ISE环境下实现（XC6SLX9）

Xilinx FPGA Multiboot设计与实现（Spartan-6和Kintex-7示例）-ChipDebug

Xilinx FPGA Multiboot设计与实现（Spartan-6和Kintex-7示例）-ChipDebug

Xilinx FPGA Multiboot设计与实现（Spartan-6和Kintex-7示例）-ChipDebug

+13

Xilinx FPGA Multiboot设计与实现（Spartan-6和Kintex-7示例）-ChipDebug

评分

等级-LV2-ChipDebug

1年前更新22次阅读

Xilinx FPGA芯片内部时钟和复位信号使用

如果FPGA没有外部时钟源输入，可以通过调用STARTUP原语，来使用FPGA芯片内部的时钟和复位信号，Spartan-6系列内部时钟源是50MHz...

Xilinx FPGA芯片内部时钟和复位信号使用-ChipDebug

Xilinx FPGA芯片内部时钟和复位信号使用-ChipDebug

评分

等级-LV2-ChipDebug

1年前更新27次阅读

如何做到一套FPGA工程无缝兼容两款不同的板卡？

试想这样一种场景，有两款不同的FPGA板卡，它们的功能代码90%都是一样的，但是两个板卡的管脚分配完全不同，一般情况下，我们需...

如何做到一套FPGA工程无缝兼容两款不同的板卡？-ChipDebug

如何做到一套FPGA工程无缝兼容两款不同的板卡？-ChipDebug

评分

等级-LV2-ChipDebug

1年前更新54次阅读

技术白皮书 | EasyCDR®——满足您特定需求的定制化解决方案

1. SerDes介绍
SerDes由串行器（Serializer）和解串器（Deserializer）两个英文单词组合而成。SerDes可以通过同轴电缆或双绞线传...

技术白皮书 | EasyCDR®——满足您特定需求的定制化解决方案-ChipDebug

技术白皮书 | EasyCDR®——满足您特定需求的定制化解决方案-ChipDebug

技术白皮书 | EasyCDR®——满足您特定需求的定制化解决方案-ChipDebug

+2

技术白皮书 | EasyCDR®——满足您特定需求的定制化解决方案-ChipDebug

评分

等级-LV3-ChipDebug

1年前发布11次阅读

EF2M程序烧写完MCU不生效的处理办法

EF2M芯片在完成FLASH下载后MCU程序不生效的情况下，需要拉低一下PROGRAMN即可启动生效。猜测原因与其底层机制有关。

评分

等级-LV3-ChipDebug

1年前更新680次阅读

安路TangDynasty(TD)中BRAM 模块IP使用

AL3 系列器件支持嵌入式存储器模块（Embedded Memory Block）。 AL3-10 中包括两类 EMB： EMB9K 和 EMB32K。EMB9K 每块容量 9Kbi...

安路TangDynasty(TD)中BRAM 模块IP使用-ChipDebug

安路TangDynasty(TD)中BRAM 模块IP使用-ChipDebug

安路TangDynasty(TD)中BRAM 模块IP使用-ChipDebug

+9

安路TangDynasty(TD)中BRAM 模块IP使用-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新8次阅读

莱迪思动态前瞻：开发者大会即将到来

备受期待的莱迪思开发者大会即将到来，莱迪思也刚刚公布了大会的全部议程。在12月5日至7日的三天时间内将举办一系列精彩的主题演...

莱迪思动态前瞻：开发者大会即将到来-ChipDebug

莱迪思动态前瞻：开发者大会即将到来-ChipDebug

莱迪思动态前瞻：开发者大会即将到来-ChipDebug

莱迪思动态前瞻：开发者大会即将到来-ChipDebug

Lattice-莱迪斯

评分

等级-LV3-ChipDebug

1年前发布18次阅读

安路科技发布SALDRAGON®飞龙系列全新FPSoC®器件，多元化产品矩阵加速布局下游市场

11月11日，先进可编程逻辑技术探索者上海安路信息科技股份有限公司（代码：688107.SH,以下简称“安路科技”）在广州宣布推出全新...

安路科技发布SALDRAGON®飞龙系列全新FPSoC®器件，多元化产品矩阵加速布局下游市场-ChipDebug

安路科技发布SALDRAGON®飞龙系列全新FPSoC®器件，多元化产品矩阵加速布局下游市场-ChipDebug

安路科技发布SALDRAGON®飞龙系列全新FPSoC®器件，多元化产品矩阵加速布局下游市场-ChipDebug

评分

等级-LV3-ChipDebug

1年前发布45次阅读

基于安路PCIe SGDMA 高速数据传输方案

安路科技PH1A系列FPGA定位高性价比逻辑器件，针对高带宽应用场景，能够在保持低功耗的前提下，提供同类最佳的收发器和信号处理功...

基于安路PCIe SGDMA 高速数据传输方案-ChipDebug

基于安路PCIe SGDMA 高速数据传输方案-ChipDebug

基于安路PCIe SGDMA 高速数据传输方案-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新85次阅读

FPGA实现PID控制算法

一. 简介
相信大家对于PID控制算法，都不感到陌生了，平衡车就是靠它平衡起来的，还有飞控的平衡算法也是它，以及FOC中的闭环控...

FPGA实现PID控制算法-ChipDebug

FPGA实现PID控制算法-ChipDebug

FPGA开源项目

1

等级-LV1-ChipDebug

1年前更新49次阅读

FPGA实现Cordic算法求解arctanθ

一. 简介
由于在项目中需要使用的MPU6050，进行姿态解算，计算中设计到arctan 和 sqr(x*2 + y * 2),这两部分的计算，在了解了...

FPGA实现Cordic算法求解arctanθ-ChipDebug

FPGA实现Cordic算法求解arctanθ-ChipDebug

FPGA实现Cordic算法求解arctanθ-ChipDebug

FPGA开源项目

评分

等级-LV1-ChipDebug

1年前更新58次阅读

FPGA实现MPU6050姿态解算

一. 简介
在之前的文章中(很久之前了(CSND中))，已经通过FPGA获取到了MPU6050的六轴数据: 三轴加速和三轴角速度，但是没有对它进行然后处理。那么在本篇文章中，将利用Cordic算法来进行姿态解算。
二. 踩坑分享
在进行姿态解算分享之前，先分享一个踩坑...

FPGA开源项目

评分

等级-LV1-ChipDebug

1年前更新80次阅读

FPGA实现电机霍尔编码器模块

一. 简介
想要知道直流电机的转速，就需要用到编码器，常用的编码器有霍尔和光电两种，但是光电编码器比较贵(性能好于霍尔)，所...

FPGA实现电机霍尔编码器模块-ChipDebug

FPGA实现电机霍尔编码器模块-ChipDebug

FPGA实现电机霍尔编码器模块-ChipDebug

FPGA开源项目

评分

等级-LV1-ChipDebug

1年前更新101次阅读

FPGA实现直流电机驱动(速度位置控制)

一. 简介
本篇文章将介绍如何使用FPGA实现一个直流有刷电机控制器，主要包括速度控制和角度控制(好像在无刷电机控制中，习惯...

FPGA实现直流电机驱动(速度位置控制)-ChipDebug

FPGA开源项目

评分

上一页 1…14 151617 18…1056 下一页跳转