SOC FPGA论坛首页-ChipDebug-第16页

SOC FPGA论坛首页-ChipDebug-第16页

等级-LV3-ChipDebug

9个月前更新262次阅读

PotatoPie V4.0 RGMII 千兆网 UDP传输教程

Internet（互联网）是全球范围内连接计算机网络的系统，它由大量的本地、区域和全球网络互连而成，使用统一的通信协议（TCP/IP）...

PotatoPie V4.0 RGMII 千兆网 UDP传输教程-ChipDebug

PotatoPie V4.0 RGMII 千兆网 UDP传输教程-ChipDebug

PotatoPie V4.0 RGMII 千兆网 UDP传输教程-ChipDebug

+21

PotatoPie V4.0 RGMII 千兆网 UDP传输教程-ChipDebug

评分

等级-LV1-ChipDebug

1年前发布14次阅读

EF2L15LG100B 详细规格书改PLL配置

资料里好像没找到. 想知道PLL每行配置的用法EF2_PHY_PLL #(.DPHASE_SOURCE("ENABLE"),.DYNCFG("DISABLE"),.FIN("58.000"),

评分

等级-LV1-ChipDebug

1年前发布35次阅读

提问LFE5U-85F-7BG381I LVDS输出信号幅度

lvds pin分配在bank 2; 目前实测遇到的问题：输出(wire)27MHz时钟到lvds pin （P/N）, 外接显示屏，示波器测试的信号峰峰值 < 50mV; 远远小于 LVDS最低100mV要求IOBUF PORT "TCLK_out" IO_TYPE=LVDS ;IOBUF PORT "TA_out" IO_TYPE=LVDS ;IOBUF PORT "T...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

1年前发布61次阅读

关于Lattice加密的问题

前一段时间拿到了一块带Lattice XP2片子的加密板卡和原理图，手上只有一个.key文件好像不能加密烧写文件，之前的密匙也找不到了，假如我直接把片子吹掉换一个新的应该可以绕过加密了吧，因为不太了解Lattice的加密涉不涉及外围电路所以来咨询下。或者有没有办...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

1年前发布76次阅读

KIT-8447 ERROR: GUI-8306 ERROR: 想注释掉[72:0] io, 出现以上两个问题. chipwatcher 搜索不到, 请帮解决下,谢谢

KIT-8447 ERROR:
GUI-8306 ERROR:
想注释掉[72:0] io, 出现以上两个问题. chipwatcher 搜索不到, 请帮解决下,谢谢-ChipDebug

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

1年前发布12次阅读

Error, the DDR Memory Type parameter in IPM = DDR3, does not match to Memory Type setting in InterfaceDesigner cs_mem type=LPDDR3.

该帖子内容已隐藏，请登录后查看

登录后继续查看

易灵思(Elitestek)

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

1年前更新33次阅读

ERROR(3): EFX_PNR routing could not complete

该帖子内容已隐藏，请登录后查看

登录后继续查看

易灵思(Elitestek)

评分

等级-LV1-ChipDebug

1年前发布7次阅读

XCELIUMMAIN23.03.002（含patch）

该帖子内容已隐藏

FPGA常见问题

评分

等级-LV1-ChipDebug

1年前发布18次阅读

功能仿真怎么查看内部信号

JLSF是工程顶层文件名DataTransform16_16是被JLSF例化的一个模块DataTransform16_16中的寄存器[15,0]Com信号，且不是该项目的输...

功能仿真怎么查看内部信号-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

1年前发布36次阅读

提问大佬们，怎么实现串口发多个数据，现在只能按键按一下发一个8位数据，怎么按一下发多个8位数据呢

评分

等级-LV3-ChipDebug

1年前发布85次阅读

ZYNQ 移植 Linux Frame Buffer支持SPI LCD

为litex支持SPI LCD屏作参考。https://zhouyuqian.com/2020/05/11/ZYNQ-%E7%A7%BB%E6%A4%8D-Linux-Frame-Buffer/Framebuffer 是...

ZYNQ 移植 Linux Frame Buffer支持SPI LCD-ChipDebug

ZYNQ 移植 Linux Frame Buffer支持SPI LCD-ChipDebug

ZYNQ 移植 Linux Frame Buffer支持SPI LCD-ChipDebug

+2

ZYNQ 移植 Linux Frame Buffer支持SPI LCD-ChipDebug

评分

等级-LV3-ChipDebug

1年前发布15次阅读

PCB常用图形符号标准字体

字符效果字符与图形符号对应关系：字体名称为Mooretronics.ttf

PCB常用图形符号标准字体-ChipDebug

PCB常用图形符号标准字体-ChipDebug

PCB常用图形符号标准字体-ChipDebug

PCB常用图形符号标准字体-ChipDebug

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

1年前更新119次阅读

加法进位链的手动约束

在激光雷达中，使用FPGA实现TDC时需要手动约束进位链的位置。这里简单记录下。
在outflow下会生成一个<project>.qplace文...

加法进位链的手动约束-ChipDebug

加法进位链的手动约束-ChipDebug

加法进位链的手动约束-ChipDebug

易灵思(Elitestek)

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

1年前更新37次阅读

易灵思钛金系列加密方案

易灵思的钛金系列支持加密特性，包括使用AES-GCM-256算法的比特流加密知识产权保护和使用RSA-4096算法的非对称比特流认证。这两...

易灵思钛金系列加密方案-ChipDebug

易灵思钛金系列加密方案-ChipDebug

易灵思钛金系列加密方案-ChipDebug

+4

易灵思钛金系列加密方案-ChipDebug

易灵思(Elitestek)

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

1年前更新412次阅读

InterfaceDesinger 使用案例-v2

1、 DDIO用法
2、时钟输出
3、Efinity处理三态端口问题
4、PLL的添加

InterfaceDesinger 使用案例-v2-ChipDebug

InterfaceDesinger 使用案例-v2-ChipDebug

InterfaceDesinger 使用案例-v2-ChipDebug

+22

InterfaceDesinger 使用案例-v2-ChipDebug

易灵思(Elitestek)

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

1年前更新1474次阅读

Efinity入门使用-v1

1、软件预设置
2、新建工程3、添加源文件4、添加管脚约束5、添加GPIO6、PLL设置7、添加debug8、下载
9、仿真
软件预设置...

Efinity入门使用-v1-ChipDebug

Efinity入门使用-v1-ChipDebug

Efinity入门使用-v1-ChipDebug

+30

Efinity入门使用-v1-ChipDebug

易灵思(Elitestek)

评分

等级-LV3-ChipDebug

1年前更新25次阅读

在 LiteX 中使用 UART over JTAG

背景在给 Alinx AX7021 适配 LiteX 的时候，遇到一个问题：PL 上没有连接串口，只有 PS 连接了串口，如果用 RISC-V 软核的话，就会面临无串口可用的情况，除非在扩展 IO 上自己定义一个串口。因此研究了一下 LiteX 自带的 UART over JTAG 功能，在 Alinx AX70...

评分

等级-LV3-ChipDebug

1年前发布18次阅读

litex soc Rust 嵌入式开发环境

本文转自https://zhuanlan.zhihu.com/p/598103391安装 Rust 工具链我们需要先安装 Rust 对 RISC-V 的支持，这里不需要单独安装 r...

litex soc Rust 嵌入式开发环境-ChipDebug

评分

等级-LV3-ChipDebug

1年前发布19次阅读

litex各个文件的生成路径

支持linux的soc工程在~/litex/linux-on-litex-vexriscv/build/icmaker_potato_pie_v4/linux生成的工程路径在~/litex/buildroot/o...

litex各个文件的生成路径-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新56次阅读

litex生成支持linux的vexriscv工程并仿真

python3 make.py --board=icmaker_potato_pie_v4如果还要编译python3 make.py --board=icmaker_potato_pie_v4 --buildpython3 si...

litex生成支持linux的vexriscv工程并仿真-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新47次阅读

ubuntu下安装litex

安装python虚拟环境安装virtualenvpip install virtualenvvirtualenv -p python3.8 venvsource venv/bin/activatepythonexit()安...

ubuntu下安装litex-ChipDebug

ubuntu下安装litex-ChipDebug

ubuntu下安装litex-ChipDebug

+1

ubuntu下安装litex-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新23次阅读

litex生成MMC设备树

需要先 python3 make.py --board=icmaker_potato_pie_v4 --buildpython3 ~/litex/python-litex/litex/litex/tools/litex_json2dts_linux.py --initrd disabled --root-device mmcblk0p2 ~/litex/linux-on-litex-vexriscv/build/icmaker_potato_pie_v4/csr.jso...

评分

等级-LV1-ChipDebug

1年前发布39次阅读

有没有对输入的IO口采集PWM波形，在通过管脚IO输出。

有没有对输入的IO口管脚采集PWM波形配置，在通过管脚IO输出得出输入一样的波形配置。

评分

等级-LV1-ChipDebug

1年前发布59次阅读

提问大佬们，我想用EG4S20NG88跑一个cortex m3内核，试一下当MCU用，能找到相关程序吗

大佬们，我想用EG4S20NG88跑一个cortex m3内核，试一下当MCU用，能找到相关程序吗

评分

等级-LV1-ChipDebug

1年前发布59次阅读

已解决lattice 生成bit流问题

ERROR - e5cbsbitgen.c(327): Due to export control requirements this version of Bitgen does not support encryption or the use of the security bit for the LatticeECP3 family. Please contact lic_admn@latticesemi.com for a simple patch to enabl...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

1年前更新21次阅读

已解决求助，把串口代码加入LCD代码中会报错

大佬们，这个错误是为什么，我改了好多次还是会报这个，参考了LCD自带的程序定义也不行。potatopie 2.1板子，TD5环境。

求助，把串口代码加入LCD代码中会报错-ChipDebug

评分

等级-LV3-ChipDebug

1年前发布14次阅读

litex 编译opensbi

git clone https://github.com/litex-hub/opensbi --branch 0.8-linux-on-litex-vexriscv
cd opensbi
make CROSS_COMPILE=riscv64-unknown-elf- PLATFORM=litex/vexriscv

评分

等级-LV3-ChipDebug

1年前更新42次阅读

litex和migen相关资料

litex /README.mdLiteX WikiLiteX for Hardware Engineerslinux-on-litex-vexriscv /README.mdRISC-V Open Source Supervisor Binary Interface (OpenSBI)opensbi/docs/firmware /fw.mdhttps://github.com/riscv-software-src/opensbi/blob/master/docs/firmw...

评分

等级-LV3-ChipDebug

1年前更新44次阅读

PotatoPieV4 litex vexriscv裸机biso启动和demo教程

平台构建生成FPGA工程和编译BIOS, 但不编译FPGA。python3 -m litex_boards.targets.icmaker_potato_pie_v4 --build --no-compile...

PotatoPieV4 litex vexriscv裸机biso启动和demo教程-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新112次阅读

已解决安路FPGA，程序加密问题

安路FPGA，EF2L15系列，程序应如何加密，防止破解？

评分

上一页 1…14 151617 18…1065 下一页跳转