SOC FPGA论坛首页-ChipDebug-第15页

SOC FPGA论坛首页-ChipDebug-第15页

等级-LV1-ChipDebug

1年前更新33次阅读

已解决我为什么没找到这个时钟的按键呢？

评分

等级-LV1-ChipDebug

1年前更新24次阅读

已解决icmaker大佬，modelsim软件的使用教程中，这个 v f 快捷键是什么意思呢?

modelsim软件的使用教程中，这个 v f 快捷键是什么意思呢?谢谢。

icmaker大佬，modelsim软件的使用教程中，这个 v f 快捷键是什么意思呢?-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新40次阅读

已解决icmaker大佬，急需解答不知道文件里面哪个是源程序

老师让我学习fpga，但让我直接导入程序进入td软件，我找了教学资料，但我不知道文件里面哪个是源程序，请帮我看下，谢谢。https://pan.baidu.com/s/1AETfscTmzrYwbdFbNKVApA?pwd=1234 提取码：1234

评分

等级-LV1-ChipDebug

1年前发布68次阅读

提问求助上板后结果与仿真结果不同的调试方法（考虑与时序有关）

本人使用vivado 2017，编写一个五级的MIPS流水线；希望通过对外设寄存器读写以改变外设（七段bcd管）的显示。根据仿真来看一切正...

求助上板后结果与仿真结果不同的调试方法（考虑与时序有关）-ChipDebug

求助上板后结果与仿真结果不同的调试方法（考虑与时序有关）-ChipDebug

评分

等级-LV1-ChipDebug

1年前发布18次阅读

有偿求助quartus函数信号发生器

纯新手用quartus写的函数信号发生器，在硬件实现出现了问题需要大佬帮忙解答

FPGA常见问题

评分

等级-LV3-ChipDebug

1年前更新35次阅读

安装TD4 缺少msvcr100.dll

如果出现这种问题，是缺少VC运行时库，具体原因参见微软官方解释，https://answers.microsoft.com/en-us/windows/forum/all/how-...

安装TD4 缺少msvcr100.dll-ChipDebug

评分

等级-LV1-ChipDebug

1年前发布60次阅读

已解决PH1A开发MIPI

请问PH1A如果使用MIPI软核的话怎么添加IP核，使用什么软件进行开发？PH1A如果使用MIPI硬核的话FPGA中怎么操作，有没有相关的例程？

评分

等级-LV1-ChipDebug

1年前发布73次阅读

已解决安路PH1A支持MIPI吗？

安路有没有MIPI软核可以用？TD的IP Generator里面好像没有MIPI软核，

评分

等级-LV1-ChipDebug

1年前发布54次阅读

求教FPGA的RAM与EEPROM问题

将一组8位的256个数据从RAM中读取出来，然后写入到eeprom中，modesim仿真显示一直写入失败，eeprom的通讯使用的是i2c。请问这是...

求教FPGA的RAM与EEPROM问题-ChipDebug

求教FPGA的RAM与EEPROM问题-ChipDebug

求教FPGA的RAM与EEPROM问题-ChipDebug

FPGA常见问题

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

1年前发布16次阅读

Invalid profile, top module is missing

(29)Traceback (most recent call last):File "", line 198, in run module as mainFile u", line 88, in run_codeFile "C:\Efin...

易灵思(Elitestek)

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

1年前更新39次阅读

Invalid profile, top module is missing

(29)Traceback (most recent call last):File "", line 198, in run module as mainFile u", line 88, in run_codeFile "C:\Efin...

易灵思(Elitestek)

评分

祥哥爱学习

等级-LV1-ChipDebug

1年前发布104次阅读

提问求这个ddr3的demo

请问下有这个demo的工程文件吗？ddr3是内嵌到芯片内部的吗？

求这个ddr3的demo-ChipDebug

易灵思(Elitestek)

评分

等级-LV1-ChipDebug

1年前更新27次阅读

已解决安路EAD TD怎么绑定外部文本编辑器

有什么办法可以绑定外部文本编辑器，自带操作不方便。资料我找不到怎么设置

评分

祥哥爱学习

等级-LV1-ChipDebug

1年前发布16次阅读

提问请问debug file添加了.json文件，也勾选了，点击ok保存，再一次打开这个界面发现跟原来一样，没有勾选，没有文件，这个怎么解决？

请问debug file添加了.json文件，也勾选了，点击ok保存，再一次打开这个界面发现跟原来一样，没有勾选，没有文件，这个怎么解决？-ChipDebug

易灵思(Elitestek)

评分

祥哥爱学习

等级-LV1-ChipDebug

1年前更新36次阅读

提问请问，debugger抓取信号，我想抓一个信号的下降沿，抓到了波形就停止了，如何能让波形继续运行，因为这个信号有多次下降沿，我想把所有下降沿抓到

易灵思(Elitestek)

评分

祥哥爱学习

等级-LV1-ChipDebug

1年前更新50次阅读

提问调用uart IP核，出现这个报错是什么原因呢？怎么解决

调用uart IP核，出现这个报错是什么原因呢？怎么解决-ChipDebug

易灵思(Elitestek)

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

1年前发布47次阅读

ERROR(2): The following block types exceed device resources: IO :4154/3970 resources used0

ERROR(1): Too many netlist objects for this device, packer unable to completeERROR(2): The following block types exceed ...

ERROR(2): The following block types exceed device resources:
IO :4154/3970 resources used0-ChipDebug

ERROR(2): The following block types exceed device resources:
IO :4154/3970 resources used0-ChipDebug

易灵思(Elitestek)

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

1年前更新454次阅读

精易灵思LVDS用法

这里以钛金的LVDS为例。LVDS RX 时钟选择LVDS时钟的接收要连接名字为GPIOx_P_y_PLLINz名字的差分对，这样的管脚直接驱动PLL，产...

易灵思LVDS用法-ChipDebug

易灵思LVDS用法-ChipDebug

易灵思LVDS用法-ChipDebug

+11

易灵思LVDS用法-ChipDebug

易灵思(Elitestek)

1

等级-LV1-ChipDebug

1年前发布21次阅读

UART 调试时遇到的IO输出问题

你好，UART例程是发送1个数据，我想改成发送多个数据。调试时发现in_flag 为高就一直发送, 就做了一个脉冲来控制奇怪就在下...

UART 调试时遇到的IO输出问题-ChipDebug

UART 调试时遇到的IO输出问题-ChipDebug

评分

等级-LV4-ChipDebug

3个月前更新295次阅读

TD软件安装及AL-Link驱动安装常见问题

评分

等级-LV1-ChipDebug

1年前发布36次阅读

EF2_PHY_OSCDIV 介绍

我的400M PLL已经出来了。反过来看调用这个模块就出来61M左右的时钟，板子是12M输入，这个模块是什么功能？有没系统性的文章介绍...

EF2_PHY_OSCDIV 介绍-ChipDebug

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

1年前发布34次阅读

There maybe problem with your IP Manager installation. Please reinstall Efinity

IP ERROR 14: failed to connect to all addresses; last error: UNAVAILABLE: ipv4:127.0.0.1:58562: WSA Error ... IP Manager...

There maybe problem with your IP Manager installation. Please reinstall Efinity-ChipDebug

易灵思(Elitestek)

评分

等级-LV3-ChipDebug

1年前发布14次阅读

QT5.15.14 MSVC2019 静态编译

修改confMT版本编译（本篇幅着重MD静态编译版本，MT编译按照如下修改进行编译）：打开源码目录 qtbase\mkspecs\common\msvc-desktop.conf将 QMAKE_CFLAGS_XXXXXXX 中的MD 、MDd 替换为MT 、MTd配置库configure.bat -static -prefix "D:\Qt\qt5.15.14_static__...

2

等级-LV1-ChipDebug

1年前更新31次阅读

已解决demo4 key pll 例程中的引脚配置 J1 N6在哪里定义?

demo4 key pll 例程中的引脚配置 J1 N6在哪里定义?-ChipDebug

评分

等级-LV3-ChipDebug

1年前发布94次阅读

AL-LINK命令行下载程控下载说明书

安装安路科技的独立版下载工具DL，资料包里的6.zip即为该软件的压缩包，也可以自行从安路官网下载。解压之后安装。然后打开软件...

AL-LINK命令行下载程控下载说明书-ChipDebug

AL-LINK命令行下载程控下载说明书-ChipDebug

AL-LINK命令行下载程控下载说明书-ChipDebug

+1

AL-LINK命令行下载程控下载说明书-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新32次阅读

已解决AL-FPGA-LINK 命令行调用

请问一下如何使用AL-FPGA-LINK烧录器实现调用命令行自动烧录，谢谢。

评分

等级-LV3-ChipDebug

1年前更新77次阅读

visual studio cmake静态编译opencv 以及使用静态库编译可执行文件

提前准备：visual studio 2019（64位）opencv-4.3.0opencv-contrib-4.3.0cmake-3.1.8（64位）**注意编译windows版本的opencv要下...

visual studio cmake静态编译opencv 以及使用静态库编译可执行文件-ChipDebug

visual studio cmake静态编译opencv 以及使用静态库编译可执行文件-ChipDebug

visual studio cmake静态编译opencv 以及使用静态库编译可执行文件-ChipDebug

+8

visual studio cmake静态编译opencv 以及使用静态库编译可执行文件-ChipDebug

评分

等级-LV3-ChipDebug

10个月前更新194次阅读

PotatoPie 4.0 实例教程 VexRiscvMSP SOC 从SD卡启动Linux并运行micropython

开发板购买链接直达https://item.taobao.com/item.htm?ft=t&id=776516984361手机扫码工程文件说明gateware.7z是逻辑工程img...

PotatoPie 4.0 实例教程 VexRiscvMSP SOC 从SD卡启动Linux并运行micropython-ChipDebug

PotatoPie 4.0 实例教程 VexRiscvMSP SOC 从SD卡启动Linux并运行micropython-ChipDebug

PotatoPie 4.0 实例教程 VexRiscvMSP SOC 从SD卡启动Linux并运行micropython-ChipDebug

+6

PotatoPie 4.0 实例教程 VexRiscvMSP SOC 从SD卡启动Linux并运行micropython-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新190次阅读

PotatoPie 4.0 实例教程 VexRiscv MCU 从SD卡运行app

开发板购买链接直达https://item.taobao.com/item.htm?ft=t&id=776516984361手机扫码工程文件说明boot.json是启动脚本demo.7...

PotatoPie 4.0 实例教程 VexRiscv MCU 从SD卡运行app-ChipDebug

PotatoPie 4.0 实例教程 VexRiscv MCU 从SD卡运行app-ChipDebug

PotatoPie 4.0 实例教程 VexRiscv MCU 从SD卡运行app-ChipDebug

+9

PotatoPie 4.0 实例教程 VexRiscv MCU 从SD卡运行app-ChipDebug

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

1年前发布29次阅读

[EFX-0377 ERROR] Clock port ‘CLK’ of instance ‘edb_top_inst/la0/la_resetn_p1~FF’ is constant. (xxx/Efinity/work_dbg/debug_top.v:4076)

虽然在module上给了时钟，但是在top上并没有定义，时钟不存在。如我在使用中没有定义input clk_25m另外添加debug的时钟也要看...

[EFX-0377 ERROR] Clock port 'CLK' of instance 'edb_top_inst/la0/la_resetn_p1~FF' is constant. (xxx/Efinity/work_dbg/debug_top.v:4076)-ChipDebug

易灵思(Elitestek)

评分

上一页 1…13 141516 17…1065 下一页跳转