SOC FPGA论坛首页-ChipDebug-第292页

SOC FPGA论坛首页-ChipDebug-第292页

等级-LV4-ChipDebug

4年前更新38次阅读

PCIe扫盲——PCIe总线体系结构入门

PCIe 和很多的串行传输协议一样，一个完整的PCIe体系结构包括应用层、事务层（Transaction Layer）、数据链路层（Data Link Layer）和...

PCIe扫盲——PCIe总线体系结构入门-ChipDebug

PCIe扫盲——PCIe总线体系结构入门-ChipDebug

PCIe扫盲——PCIe总线体系结构入门-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

4年前更新38次阅读

PCIe扫盲——PCIe总线事务层入门（一）

PCIe 在介绍事务层之前，首先简单地了解一下PCIe总线的通信机制。假设某个设备要对另一个设备进行读取数据的操作，首先这个设备（称之...

PCIe扫盲——PCIe总线事务层入门（一）-ChipDebug

PCIe扫盲——PCIe总线事务层入门（一）-ChipDebug

PCIe扫盲——PCIe总线事务层入门（一）-ChipDebug

+2

PCIe扫盲——PCIe总线事务层入门（一）-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

4年前更新40次阅读

PCIe扫盲——PCIe总线事务层入门（二）

PCIe 前面的文章介绍了TLP的几种类型以及TLP的包结构。这篇文章来详细地聊一聊Non-Posted Transaction（包括Ordinary Read、Locked Re...

PCIe扫盲——PCIe总线事务层入门（二）-ChipDebug

PCIe扫盲——PCIe总线事务层入门（二）-ChipDebug

PCIe扫盲——PCIe总线事务层入门（二）-ChipDebug

PCIe扫盲——PCIe总线事务层入门（二）-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

4年前更新27次阅读

PCIe扫盲——PCIe总线事务层入门（三）

PCIe PCIe总线设计之初，充分考虑到了音频和视频传输等这些对时间要求特别敏感的应用。为了保证这些特殊应用的数据包能够得到优先发送...

PCIe扫盲——PCIe总线事务层入门（三）-ChipDebug

PCIe扫盲——PCIe总线事务层入门（三）-ChipDebug

PCIe扫盲——PCIe总线事务层入门（三）-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

4年前更新30次阅读

PCIe扫盲——PCIe总线数据链路层入门

PCIe 前面的文章介绍过，数据链路层（Data Link Layer）主要进行链路管理（Link Management）、TLP错误检测，Flow Control和Link功耗...

PCIe扫盲——PCIe总线数据链路层入门-ChipDebug

PCIe扫盲——PCIe总线数据链路层入门-ChipDebug

PCIe扫盲——PCIe总线数据链路层入门-ChipDebug

PCIe扫盲——PCIe总线数据链路层入门-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

4年前更新42次阅读

PCIe扫盲——PCIe总线物理层入门

PCIe 前面的文章简单的介绍了一些关于PCIe总线事务层（Transaction Layer）和数据链路层（Data Link Layer）的一些基本概念。这篇文...

PCIe扫盲——PCIe总线物理层入门-ChipDebug

PCIe扫盲——PCIe总线物理层入门-ChipDebug

PCIe扫盲——PCIe总线物理层入门-ChipDebug

PCIe扫盲——PCIe总线物理层入门-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

4年前更新38次阅读

PCIe扫盲——一个Memory Read操作的例子

PCIe 前面的一系列文章简要地介绍了PCIe总线的结构、事务层、数据链路层和物理层。下面我们用一个简单地的例子来回顾并总结一下。
如...

PCIe扫盲——一个Memory Read操作的例子-ChipDebug

PCIe扫盲——一个Memory Read操作的例子-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

4年前更新46次阅读

PCIe扫盲——BDF与配置空间

PCIe 前面的文章中介绍过，每一个PCIe设备可以只有一个功能（Function），即Fun0。也可以拥有最多8个功能，即多功能设备（Multi-Fun）...

PCIe扫盲——BDF与配置空间-ChipDebug

PCIe扫盲——BDF与配置空间-ChipDebug

PCIe扫盲——BDF与配置空间-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

4年前更新58次阅读

PCIe扫盲——配置空间的读写机制

PCIe 需要特别注意的是，PCIe的Spec中明确规定只有Root有权限发起配置请求（Originate Configuration Requests），也就是说PCIe系统里...

PCIe扫盲——配置空间的读写机制-ChipDebug

PCIe扫盲——配置空间的读写机制-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

4年前更新21次阅读

PCIe扫盲——Type0 Type1 型配置请求

PCIe 前面的文章中介绍过有两种类型的配置空间，Type0和Type1，分别对应非桥设备（Endpoint）和桥设备（Root和Switch端口中的P2P桥）...

PCIe扫盲——Type0 Type1 型配置请求-ChipDebug

PCIe扫盲——Type0 Type1 型配置请求-ChipDebug

PCIe扫盲——Type0 Type1 型配置请求-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

4年前更新25次阅读

PCIe扫盲——Memory IO 地址空间

PCIe 早期的PC中，所有的IO设备（除了存储设备之外的设备）的内部存储或者寄存器都只能通过IO地址空间进行访问。但是这种方式局限性很...

PCIe扫盲——Memory IO 地址空间-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

4年前更新101次阅读

PCIe扫盲——基地址寄存器（BAR）详解

PCIe 基地址寄存器（BAR）在配置空间（Configuration Space）中的位置如下图所示：
其中Type0 Header最多有6个BAR，而Type1 Header最...

PCIe扫盲——基地址寄存器（BAR）详解-ChipDebug

PCIe扫盲——基地址寄存器（BAR）详解-ChipDebug

PCIe扫盲——基地址寄存器（BAR）详解-ChipDebug

PCIe扫盲——基地址寄存器（BAR）详解-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

4年前更新34次阅读

PCIe扫盲——Base Limit寄存器详解

PCIe 上一篇文章介绍了Type0型配置空间Header中的BAR的作用和用法，但是PCIe中的桥设备（Switch和Root中的P2P）又是如何判断某一请求...

PCIe扫盲——Base Limit寄存器详解-ChipDebug

PCIe扫盲——Base Limit寄存器详解-ChipDebug

PCIe扫盲——Base Limit寄存器详解-ChipDebug

+2

PCIe扫盲——Base Limit寄存器详解-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

4年前更新38次阅读

PCIe扫盲——TLP路由（Routing）基础

PCIe 首先来分析一个例子，如下图所示：
当包（Packet）到达Switch的输入端口（Ingress Port）时，端口首先会检查包是否有错误，然后...

PCIe扫盲——TLP路由（Routing）基础-ChipDebug

PCIe扫盲——TLP路由（Routing）基础-ChipDebug

PCIe扫盲——TLP路由（Routing）基础-ChipDebug

PCIe扫盲——TLP路由（Routing）基础-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

4年前更新22次阅读

PCIe扫盲——TLP路由之ID Routing

PCIe ID 路由（ID Routing）有的时候也被称为BDF路由，即采用Bus Number、Device Number和Function Number来确定目标设备的位置。这是...

PCIe扫盲——TLP路由之ID Routing-ChipDebug

PCIe扫盲——TLP路由之ID Routing-ChipDebug

PCIe扫盲——TLP路由之ID Routing-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

4年前更新7次阅读

PCIe扫盲——TLP路由之Address Routing

PCIe 地址路由（Address Routing）的地址包括IO和Memory。对于Memory请求来说，32bit的地址使用3DW的Header，64bit的地址使用4DW的Hea...

PCIe扫盲——TLP路由之Address Routing-ChipDebug

PCIe扫盲——TLP路由之Address Routing-ChipDebug

PCIe扫盲——TLP路由之Address Routing-ChipDebug

PCIe扫盲——TLP路由之Address Routing-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

4年前更新14次阅读

PCIe扫盲——TLP路由之Implicit Routing

PCIe 模糊路由（Implicit Routing，又译为隐式路由）只能用于Message的路由。前面的文章中多次提到过，PCIe总线相对于PCI总线的一大改...

PCIe扫盲——TLP路由之Implicit Routing-ChipDebug

PCIe扫盲——TLP路由之Implicit Routing-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

4年前更新66次阅读

PCIe扫盲——TLP Header详解（一）

PCIe 事务层包（TLP）的一般格式如下图所示：
前面的文章介绍过，TLP Header为3DW或者4DW，Data Payload为1-1024DW，最后的TLP Digest...

PCIe扫盲——TLP Header详解（一）-ChipDebug

PCIe扫盲——TLP Header详解（一）-ChipDebug

PCIe扫盲——TLP Header详解（一）-ChipDebug

+2

PCIe扫盲——TLP Header详解（一）-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

4年前更新20次阅读

PCIe扫盲——TLP Header详解（二）

PCIe 下面用几个具体的例子来讲解TLP Header的格式与作用。因为内容较多，所以分为多篇文章分别进行介绍。第一篇（即本文）介绍IO Req...

PCIe扫盲——TLP Header详解（二）-ChipDebug

PCIe扫盲——TLP Header详解（二）-ChipDebug

PCIe扫盲——TLP Header详解（二）-ChipDebug

+8

PCIe扫盲——TLP Header详解（二）-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

4年前更新35次阅读

PCIe扫盲——TLP Header详解（三）

PCIe Completions
Completions的TLP Header的格式如下图所示：
这里来解释一下Completion Status Codes
· 000b (SC) S...

PCIe扫盲——TLP Header详解（三）-ChipDebug

PCIe扫盲——TLP Header详解（三）-ChipDebug

PCIe扫盲——TLP Header详解（三）-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

4年前更新60次阅读

PCIe扫盲——TLP Header详解（四）

PCIe PCIe中的Message主要是为了替代PCI中采用边带信号，这些边带信号的主要功能是中断，错误报告和电源管理等。所有的Message请求采...

PCIe扫盲——TLP Header详解（四）-ChipDebug

PCIe扫盲——TLP Header详解（四）-ChipDebug

PCIe扫盲——TLP Header详解（四）-ChipDebug

+12

PCIe扫盲——TLP Header详解（四）-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

4年前更新26次阅读

PCIe扫盲——Flow Control基础（一）

PCIe Flow Control即流量控制，这一概念起源于网络通信中。PCIe总线采用Flow Control的目的是，保证发送端的PCIe设备永远不会发送接收...

PCIe扫盲——Flow Control基础（一）-ChipDebug

PCIe扫盲——Flow Control基础（一）-ChipDebug

PCIe扫盲——Flow Control基础（一）-ChipDebug

PCIe扫盲——Flow Control基础（一）-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

4年前更新47次阅读

PCIe扫盲——Flow Control基础（二）

PCIe 在任何事务层包（TLP）发送之前，PCIe总线必须要先完成Flow Control初始化。当物理层完成链路初始化后，便会将LinkUp信号变为有...

PCIe扫盲——Flow Control基础（二）-ChipDebug

PCIe扫盲——Flow Control基础（二）-ChipDebug

PCIe扫盲——Flow Control基础（二）-ChipDebug

+6

PCIe扫盲——Flow Control基础（二）-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

4年前更新49次阅读

PCIe扫盲——Quality of Service简介

PCIe 前面的文章中介绍过，为了保证视频、音频等数据得到优先传输，PCIe总线实现了一种叫做Quality of Service（QoS）的机制。QoS可以...

PCIe扫盲——Quality of Service简介-ChipDebug

PCIe扫盲——Quality of Service简介-ChipDebug

PCIe扫盲——Quality of Service简介-ChipDebug

+1

PCIe扫盲——Quality of Service简介-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

4年前更新46次阅读

PCIe扫盲——DLLP（数据链路层包）详解

PCIe 首先说明一下，在本次连载的博文中，DLLP一般指的是由发送端的数据链路层发送，接收端的数据链路层接收的数据包，其和事务层（Tr...

PCIe扫盲——DLLP（数据链路层包）详解-ChipDebug

PCIe扫盲——DLLP（数据链路层包）详解-ChipDebug

PCIe扫盲——DLLP（数据链路层包）详解-ChipDebug

+6

PCIe扫盲——DLLP（数据链路层包）详解-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

4年前更新65次阅读

PCIe扫盲——Ack/Nak 机制详解（一）

PCIe 前面在数据链路层入门的文章中简单地提到过Ack/Nak机制的原理和作用，接下来的两篇文章中将对Ack/Nak机制进行详细地介绍。
Ack/N...

PCIe扫盲——Ack/Nak 机制详解（一）-ChipDebug

PCIe扫盲——Ack/Nak 机制详解（一）-ChipDebug

PCIe扫盲——Ack/Nak 机制详解（一）-ChipDebug

+8

PCIe扫盲——Ack/Nak 机制详解（一）-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

4年前更新48次阅读

PCIe扫盲——Ack/Nak 机制详解（二）

PCIe 这一篇文章来简单地分析几个Ack/Nak机制的例子。
Example 1. Example of Ack
Step1 设备A准备依次向设备B发送5个TLP，其对...

PCIe扫盲——Ack/Nak 机制详解（二）-ChipDebug

PCIe扫盲——Ack/Nak 机制详解（二）-ChipDebug

PCIe扫盲——Ack/Nak 机制详解（二）-ChipDebug

+1

PCIe扫盲——Ack/Nak 机制详解（二）-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

4年前更新45次阅读

PCIe扫盲——物理层逻辑部分基础（一）

PCIe 首先，回顾一下，之前看了很多遍的PCIe的Layer结构图：PCIe中的物理层主要完成编解码（8b/10b for Gen1&Gen2，128b/130b...

PCIe扫盲——物理层逻辑部分基础（一）-ChipDebug

PCIe扫盲——物理层逻辑部分基础（一）-ChipDebug

PCIe扫盲——物理层逻辑部分基础（一）-ChipDebug

PCIe扫盲——物理层逻辑部分基础（一）-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

4年前更新55次阅读

PCIe扫盲——物理层逻辑部分基础（二）

PCIe 上一篇文章中提到了Mux会对来自数据链路层的数据（TLP&DLLP）插入一些控制字符，如下图所示。当然，这些控制字符只用于物理...

PCIe扫盲——物理层逻辑部分基础（二）-ChipDebug

PCIe扫盲——物理层逻辑部分基础（二）-ChipDebug

PCIe扫盲——物理层逻辑部分基础（二）-ChipDebug

+7

PCIe扫盲——物理层逻辑部分基础（二）-ChipDebug

FPGA常见问题

评分

等级-LV4-ChipDebug

4年前更新41次阅读

PCIe扫盲——物理层逻辑部分基础（三）

PCIe 这一篇文章来继续聊一聊接收端物理层逻辑子层的实现细节。回顾一下之前的那张图片：
其中的一个Lane的具体逻辑如下图所示：
其中...

PCIe扫盲——物理层逻辑部分基础（三）-ChipDebug

PCIe扫盲——物理层逻辑部分基础（三）-ChipDebug

PCIe扫盲——物理层逻辑部分基础（三）-ChipDebug

+2

PCIe扫盲——物理层逻辑部分基础（三）-ChipDebug

FPGA CPLD资料源码分享

评分

上一页 1…290 291292293 294…1068 下一页跳转