SOC FPGA论坛首页-ChipDebug-第46页

SOC FPGA论坛首页-ChipDebug-第46页

等级-LV3-ChipDebug

3年前更新91次阅读

eSPI V1.0 协议文档

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

1

等级-LV2-ChipDebug

8年前发布91次阅读

LATTICE ECP5的普通IO用作单端时速率是多少？

ECP5的普通io是只能到一百五六十兆吗？两百是不是不行？

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

3年前发布91次阅读

FPGA 实现 FFT 相关资料 (可视化复分析)Needham.visual-complex-analysis 分享

最近几个童鞋问我fft的问题，他们说我讲的听不懂，我只好分享这边可视化复分析给大家补补基础了，有了数学基础才能清晰的理解一些复杂的问题，这本书很精彩，建议大家收藏，好好学习。
链接: https://pan.baidu.com/s/1WknCer4cOyUGeRFsg9AuCw 提取码见一楼...

FPGA常见问题

评分

等级-LV2-ChipDebug

3年前更新90次阅读

VHDL语法总结以及编码风格（二）

本教程使用最新的VHDL标准VHDL-2008，该标准可以提高设计人员的工作效率，并且适合用于数字设计入门课程。目前大多数编译器都支...

VHDL语法总结以及编码风格（二）-ChipDebug

VHDL语法总结以及编码风格（二）-ChipDebug

FPGA常见问题

评分

等级-LV3-ChipDebug

3年前更新90次阅读

华为 HuaWei Verilog 编码规范.pdf

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV1-ChipDebug

6年前发布90次阅读

请教LATTICE crosslink fpga的MIPI IP的Interface Clock Frequency怎么设置？

mipi IP里这个频率设置的值对rx有影响吗？

请教LATTICE crosslink fpga的MIPI IP的Interface Clock Frequency怎么设置？-ChipDebug

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

2年前更新90次阅读

使用Quartus II做FPGA设计遭遇的一些问题

问题1：Error:Width mismatch in pin_name – source is
。。。
这个是原理图设计部门IO端口的命名问题，要求命名中也必须包含端...

使用Quartus II做FPGA设计遭遇的一些问题-ChipDebug

使用Quartus II做FPGA设计遭遇的一些问题-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新90次阅读

Vivado 中Xilinx FPGA的 DDR4仿真

首先新建ddr的IP，具体每个参数的含义，可以参考之前写的
Virtex7 Microblaze下DDR3测试
再右键，打开IP的Example Design，这样...

Vivado 中Xilinx FPGA的 DDR4仿真-ChipDebug

Vivado 中Xilinx FPGA的 DDR4仿真-ChipDebug

Vivado 中Xilinx FPGA的 DDR4仿真-ChipDebug

+7

Vivado 中Xilinx FPGA的 DDR4仿真-ChipDebug

评分

等级-LV2-ChipDebug

7年前发布90次阅读

Vivado-关键警告：[约束18-76]此版本的软件不支持AREA GROUP属性'GROUP'

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

7年前发布90次阅读

“警告（169202）：多个配置引脚组中的VCCIO不一致。配置引脚包含在”内部配置“配置方案的2个存储区中，并且有2个不同的VCCIO。

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

4年前发布90次阅读

关于FPGA实现128点FFT

刚接触FPGA，请前辈们指教

FPGA常见问题

评分

等级-LV2-ChipDebug

7年前发布90次阅读

请教一下，ise调用modelsim后的这个默认仿真时间100ps怎么修改

该帖子内容已隐藏，请登录后查看

登录后继续查看

FPGA常见问题

评分

等级-LV2-ChipDebug

3年前更新90次阅读

PCIe架构概述（二）

不用通用时钟(关于Common Clock和Forwarded Clock参阅时钟架构类型）如前所述，PCIe Link不需要通用时钟(Common Clock)...

PCIe架构概述（二）-ChipDebug

PCIe架构概述（二）-ChipDebug

PCIe架构概述（二）-ChipDebug

+3

PCIe架构概述（二）-ChipDebug

FPGA常见问题

评分

1179334628@qq.com

等级-LV1-ChipDebug

4年前发布90次阅读

FPGA AD9238采集信号通过HDMI输出显示波形实验时的问题

该帖子内容已隐藏，请评论后查看

登录后继续评论

FPGA常见问题

评分

等级-LV3-ChipDebug

2年前更新90次阅读

PotatoPie 2.1/3.0 教程(4) —— 实验3 FPGA通过无源蜂鸣器实现音乐播放

Demo3 主要演示FPGA+无源蜂鸣器实现音乐的播放。
1.实验说明
这个实验需要接无源蜂鸣器模块，引脚连接查看adc文件这里。LOCATION...

PotatoPie 2.1/3.0 教程(4) —— 实验3 FPGA通过无源蜂鸣器实现音乐播放-ChipDebug

PotatoPie 2.1/3.0 教程(4) —— 实验3 FPGA通过无源蜂鸣器实现音乐播放-ChipDebug

PotatoPie 2.1/3.0 教程(4) —— 实验3 FPGA通过无源蜂鸣器实现音乐播放-ChipDebug

+8

PotatoPie 2.1/3.0 教程(4) —— 实验3 FPGA通过无源蜂鸣器实现音乐播放-ChipDebug

评分

等级-LV1-ChipDebug

5年前发布90次阅读

Lattice LIF-MD6000使用 mipi d-phy to CMOS接上refclk時編譯不過

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV3-ChipDebug

2年前更新90次阅读

FPGA实现USB转UART串口的开源代码

该帖子部分内容已隐藏

FPGA开源项目

评分

等级-LV1-ChipDebug

7年前发布89次阅读

请问lattice xo3 CPLD芯片是内置振荡器，如何调用它的时钟？

如题，请问xo3芯片是内置振荡器，如何调用它的时钟？没有找到相关手册。

Lattice-莱迪斯

评分

重庆野猪骑士

等级-LV1-ChipDebug

3年前发布89次阅读

FPGA使用资源过多导致的时序问题一般怎么解决？

目前项目上资源基本上使用了大约70%，布线会出现比较拥挤的情况，这个时候时序就会出问题，像这种情况，一般怎么去解决，怎么去做时序约束？

FPGA常见问题

评分

等级-LV1-ChipDebug

7年前发布89次阅读

MIG v2.0 – 如何更改刷新率？

问题描述在MIG生成的控制器设计中，刷新率设置为7.8微秒。解决/修复方法从MIG 2.1发布开始， MIG用户指南中提供了此信息。有关详细信息，请参阅MIG用户指南。更改Virtex-5 DDR和DDR2接口的刷新率更改顶级参数TREFI_NS，以设置选定的刷新间隔（以纳秒为单...

评分

等级-LV2-ChipDebug

7年前发布89次阅读

MIG 7系列 – 支持Vivado IP升级

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

3年前更新89次阅读

Xilinx 跨时钟域时序约束

在 Xilinx CDC 设计中，我们一般用到以下几种时序约束：set_clock_groups -asynchronousset_false_pathset_max_delay -datapath_onlyset_bus_skewset_clock_groups -asynchronous这个命令指定clock之间是异步关系，时序分析时会完全ignore这些clock之间的pat...

1

等级-LV1-ChipDebug

7年前发布89次阅读

Spartan-6 FPGA – 当不使用eFUSE时，如何连接RFUSE引脚？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

3年前更新89次阅读

MachXO2器件是否支持LatticeMico8 / LatticeMico32软处理器？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

7年前发布89次阅读

MaMxO2是否支持LVCMOS和LVTTL I/O类型的混合电压？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

8年前发布89次阅读

谁能提供下LCMXO2-256HC-4SG32C 与LCMXO2-256ZE-1SG32C这两颗料的规格书及管脚定义，急，谢谢

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

2年前更新89次阅读

已解决国产安路 RAM 加载 .mif文件加载不进去出现 there is an error in the mif ,please select the correct.

国产安路 RAM 加载 .mif文件加载不进去出现 there is an error in the mif ,please select the correct.-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新89次阅读

intel FPGA 固件 AES加密应用笔记

FPGA在运行期间，把配置文件存储在SRAM中。SRAM是易失性的。掉电之后会丢失，所以FPGA每次上电都要从外部的Flash中加载数据到FPG...

intel FPGA 固件 AES加密应用笔记-ChipDebug

intel FPGA 固件 AES加密应用笔记-ChipDebug

intel FPGA 固件 AES加密应用笔记-ChipDebug

+6

intel FPGA 固件 AES加密应用笔记-ChipDebug

评分

等级-LV1-ChipDebug

5年前发布89次阅读

关于quartus ii的双口RAM的ipcore的读写问题

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV3-ChipDebug

9个月前更新89次阅读

PotatoPie 4.0 实验教程(6)——FPGA芯片配置FLASH的读写

PotatoPie 4.0 板载容量为 16Mb 的 Flash，本例程主要演示如何将 bin 文件写入到开发板的 Flash 中，同时利用接口读出 Flash ...

PotatoPie 4.0 实验教程(6)——FPGA芯片配置FLASH的读写-ChipDebug

PotatoPie 4.0 实验教程(6)——FPGA芯片配置FLASH的读写-ChipDebug

PotatoPie 4.0 实验教程(6)——FPGA芯片配置FLASH的读写-ChipDebug

PotatoPie 4.0 实验教程(6)——FPGA芯片配置FLASH的读写-ChipDebug

评分

上一页 1…44 454647 48…1056 下一页跳转