SOC FPGA论坛首页-ChipDebug-第45页

SOC FPGA论坛首页-ChipDebug-第45页

等级-LV3-ChipDebug

1年前更新101次阅读

在modesim中显示状态机变量参数名的两种方法及比较

对于VHDL，modelsim是直接支持的，对于verilog我们则需要动些小脑筯。我在网上搜罗了一下，主要包括以下两种方法：1.通过modelsi...

在modesim中显示状态机变量参数名的两种方法及比较-ChipDebug

评分

等级-LV2-ChipDebug

7年前发布101次阅读

AXI互连，数据FIFO – 为什么AXI互连仅在发生宽度增大时发出3个未完成的事务？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布101次阅读

Windows 7或Vista操作系统上的编译失败

在Windows 7或Vista操作系统上，当在Quartus II软件中综合VIP Suite IP MegaCore功能或生成IP功能仿真模型时，编译失败。此问题会影响所有配置。对于综合，您会收到以下错误： Error: Node instance "scaler" instantiates undefined entity "alt_vip_scl_G...

评分

等级-LV2-ChipDebug

7年前发布101次阅读

M1.5 I:时序分析器：SRL16S通过TrCE置于两个“上升”和“下降”时钟组中

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

8年前发布101次阅读

LATTICE FPGA 的DIAMOND编译器代码里的*，乘法不能识别吗？

如题。LATTICE FPGA 的DIAMOND编译器代码里的*，乘法不能识别吗？

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

7年前发布101次阅读

为什么TimeQuest时序分析器在运行derive_pll_clocks命令后会产生错误的PLL输出时钟频率？

由于Quartus®II11.1 SP2及更早derive_pll_clocks中的问题，TimeQuest时序分析器中的derive_pll_clocks命令可能会为某些PLL配置生成频率不正确的时钟。此问题会影响针对Arria®V，Cyclone®V和Stratix®V器件的设计。如果derive_pll_clocks命令与-create_bas...

评分

等级-LV2-ChipDebug

7年前发布101次阅读

ZCU102；ZCU106- HDMI发射机子系统-为什么我有问题连接到一些HDMI接收器？

描述为什么我连接HDMI接收器有问题？链接可能无法连接，或者在运行时可能会脱落，导致显示闪烁。解决方案ZCu102、ZCu106和ZCu104板中的一些被用ES版本的TI Sn65 DP159 HDMI再定时器释放，这是HDMI发射机子系统所需要的。这些ES部分有一个已知的帧间偏移问题，...

评分

等级-LV1-ChipDebug

8年前发布101次阅读

lattice fpga的逻辑分析仪工具有办法reveal 支持 system verilog吗？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

7年前发布101次阅读

MUXTEX – MUXF6的数据输入只能来自MUXF5的输出。

描述MUXF6的数据输入（I0和I1）只能来自MUXF5的输出。这是使用MUXF6的物理限制。如果MUXF6的数据输入不是来自MUXF5，则用户将从以下形式的MAP（A1.5 P）接收消息：“错误：XVKMA F6MUX & lt；MUXF6& GT的实例名：从非法源通过NET/信号馈送：不源自MUX...

评分

等级-LV2-ChipDebug

7年前发布101次阅读

XBLXGS 5 .x在Solaris上用“CRT1：坏开”或“LBBASE:不能打开文件”失败

描述关键字：XBLUX、XBLXGS、Solaris、失败、错误紧迫性：标准一般描述：如果在Solaris上运行，XBLXGS将停止与以下类似的错误机器：（Solaris 2.4）CRT1：坏[ 02 ]打开：/工具/导师/LIB／MGCYLD。异常中止（Solaris 2.5）L.S. 1：（未知）：致命：LbBaseTyLIB...

评分

等级-LV1-ChipDebug

5年前发布101次阅读

求7 series FPGAs Transceiver Wizard IP的应用实例

本人小白，刚接触到GTH这块，现在需要应用到7 series FPGAs Transceiver Wizard这个IP，看了用户指南不是很会所以想询问是否有关于这个IP的实际应用实例来学习一下，谢谢！

评分

等级-LV2-ChipDebug

8年前发布100次阅读

LATTICE FPGA ecp 有没有1:4的加速器（gear box）？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

7年前发布100次阅读

Virtex-6 FPGA嵌入式三态以太网MAC包装器 – 调整IDELAY以满足GMII和RGMII设置和保持要求

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

1年前更新100次阅读

notepad++配置verilog环境可直接编译检查语法错误

分享一个notepad++配置verilog环境，支持检查语法错误。1、安装nppecc的插件，安装教程如下：https://jingyan.baidu.com/article/f71d6037db3bc75bb741d147.html2、打开 NppExec插件（按 F6），输入这段代码cmd /k cd "$(CURRENT_DIRECTORY)" & vlog.exe ...

2

等级-LV1-ChipDebug

3年前更新100次阅读

易灵思FPGA–Error 错误集锦

试错集合一.引脚锁定设置 1.LVDS 2.MIPI 3.IO bank 4.PLL 二.IP-Manager 三.综合/布局布线三.下载编程
一.引脚锁定设置
1.LVDS...

易灵思FPGA--Error 错误集锦-ChipDebug

易灵思FPGA--Error 错误集锦-ChipDebug

易灵思FPGA--Error 错误集锦-ChipDebug

+12

易灵思FPGA--Error 错误集锦-ChipDebug

易灵思(Elitestek)

评分

正在输入...

等级-LV1-ChipDebug

6年前发布100次阅读

最近在做一个基于FPGA的PPM调制系统，综合没问题烧录后没有波形

求教各位大佬，最近在做一个基于FPGA的PPM调制系统，根据网上找到的代码编写了一段Verilog程序其中输入的待调制信号是自己编写的用状态机生成的一段二维序列，综合没有问题，烧录到板子上后外接示波器，示波器上显示不出波形，不知是哪方面出了问题。代码如...

评分

大尾巴灰狼

等级-LV1-ChipDebug

6年前发布100次阅读

ALTERA FPGA qsys中cyclone V的transceiver PHY选哪个

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

2年前更新100次阅读

已解决国产安路 RAM 加载 .mif文件加载不进去出现 there is an error in the mif ,please select the correct.

国产安路 RAM 加载 .mif文件加载不进去出现 there is an error in the mif ,please select the correct.-ChipDebug

评分

等级-LV1-ChipDebug

7年前发布100次阅读

错误（10170）：Verilog HDL语法错误 .v（line_number）靠近文本“，”;期待一个操作数

由于Quartus®II13.1及更高版本中的问题，编译从块设计文件（ .bdf ）转换的Verilog HDL文件时可能会出现以下错误。导致错误的原因是生成的Verilog HDL文件在端口连接中有一个额外的逗号。解决/修复方法要解决该错误，请手动删除< Verilog_file > .v...

评分

等级-LV2-ChipDebug

3年前更新100次阅读

PCIe架构概述（二）

不用通用时钟(关于Common Clock和Forwarded Clock参阅时钟架构类型）如前所述，PCIe Link不需要通用时钟(Common Clock)...

PCIe架构概述（二）-ChipDebug

PCIe架构概述（二）-ChipDebug

PCIe架构概述（二）-ChipDebug

+3

PCIe架构概述（二）-ChipDebug

FPGA常见问题

评分

等级-LV3-ChipDebug

2年前更新100次阅读

安路TangDynasty(TD) 扩展功能之位流加密（EF Encrypt）

对于 EF2 和 EF3 系列器件， TD 软件支持对位流文件进行 128Bit AES 加密。加密后的文件必须由用户提供的秘钥才能进行解密。此...

安路TangDynasty(TD) 扩展功能之位流加密（EF Encrypt）-ChipDebug

安路TangDynasty(TD) 扩展功能之位流加密（EF Encrypt）-ChipDebug

安路TangDynasty(TD) 扩展功能之位流加密（EF Encrypt）-ChipDebug

+4

安路TangDynasty(TD) 扩展功能之位流加密（EF Encrypt）-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新100次阅读

PotatoPie 2.1/3.0 教程(4) —— 实验3 FPGA通过无源蜂鸣器实现音乐播放

Demo3 主要演示FPGA+无源蜂鸣器实现音乐的播放。
1.实验说明
这个实验需要接无源蜂鸣器模块，引脚连接查看adc文件这里。LOCATION...

PotatoPie 2.1/3.0 教程(4) —— 实验3 FPGA通过无源蜂鸣器实现音乐播放-ChipDebug

PotatoPie 2.1/3.0 教程(4) —— 实验3 FPGA通过无源蜂鸣器实现音乐播放-ChipDebug

PotatoPie 2.1/3.0 教程(4) —— 实验3 FPGA通过无源蜂鸣器实现音乐播放-ChipDebug

+8

PotatoPie 2.1/3.0 教程(4) —— 实验3 FPGA通过无源蜂鸣器实现音乐播放-ChipDebug

评分

等级-LV2-ChipDebug

7年前发布100次阅读

错误：（vsim-8388）找不到MVC共享库：MvcHome目录''不是可用版本中可用的Linux GCC版本的有效MVC安装:)。请检查modelsim.ini或命令行（-mvchome）中的MvcHome设置。

使用vsim命令仿真AXI设计时，您可能会看到此错误消息。

评分

等级-LV1-ChipDebug

7年前发布100次阅读

错误（209062）：Flash Loader IP未在器件1上加载

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV3-ChipDebug

2年前更新100次阅读

PotatoPie 2.1/3.0 教程(12) —— 实验11 FPGA实现TM1637数码管显示模块驱动

1.实验说明
1.1管脚说明
本实验需要连接数码管模块，本实验以PotatoPie 3.0为例，PotatoPie 2.1只是绑定的管脚不一样请参考工程...

PotatoPie 2.1/3.0 教程(12) —— 实验11 FPGA实现TM1637数码管显示模块驱动-ChipDebug

PotatoPie 2.1/3.0 教程(12) —— 实验11 FPGA实现TM1637数码管显示模块驱动-ChipDebug

PotatoPie 2.1/3.0 教程(12) —— 实验11 FPGA实现TM1637数码管显示模块驱动-ChipDebug

+19

PotatoPie 2.1/3.0 教程(12) —— 实验11 FPGA实现TM1637数码管显示模块驱动-ChipDebug

2

等级-LV2-ChipDebug

7年前发布100次阅读

Zynq-7000 SoC – USB驱动程序支持和OTG版本

描述什么是驱动程序支持状态和计划？支持哪种OTG版本？解截至2012年8月8日的驾驶员状态：独立驱动程序在器件模式下支持控制器（不是主机或OTG）。在14.2工具中，有一个批量传输（大容量存储）的示例。在14.3工具中，将添加一个Control Transfer示例，并将...

评分

等级-LV2-ChipDebug

7年前发布100次阅读

如何在Vivado XSIM中创建.saif文件？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布100次阅读

关于三段式状态机条件触发动作

该帖子内容已隐藏，请评论后查看

登录后继续评论

FPGA常见问题

评分

等级-LV1-ChipDebug

4年前发布100次阅读

random产生正数

该帖子内容已隐藏，请评论后查看

登录后继续评论

FPGA常见问题

评分

等级-LV2-ChipDebug

7年前发布100次阅读

请教，ALTERA FPGA如何理解管脚的图形符号，有什么参考么？

下面这段代码，请教如何理解管脚的图形符号，有什么参考么？

评分

上一页 1…43 444546 47…1063 下一页跳转