SOC FPGA论坛首页-ChipDebug-第50页

SOC FPGA论坛首页-ChipDebug-第50页

等级-LV1-ChipDebug

2年前发布284次阅读

已解决关于MCU模拟JTAG下载aje格式文件失败问题

PCIe 一、AJE2JTAG文档CLK时序描述1、1.6.2.2 延时校准章节描述该章节描述TCK进行校验，开启RUNTEST_CALIBRATION后，是为了验证Anl...

关于MCU模拟JTAG下载aje格式文件失败问题-ChipDebug

关于MCU模拟JTAG下载aje格式文件失败问题-ChipDebug

关于MCU模拟JTAG下载aje格式文件失败问题-ChipDebug

+4

关于MCU模拟JTAG下载aje格式文件失败问题-ChipDebug

评分

等级-LV1-ChipDebug

2年前发布48次阅读

已解决正常工程编译综合布线成功后加入自动Debugger重新编译，综合处出现惊叹号是什么原因？

工程编译综合布线成功后,使用自动Debugger进行在线调试,重新编译综合布线成功后，出线如下图所示的的惊叹号，过程中并未报错只是...

正常工程编译综合布线成功后加入自动Debugger重新编译，综合处出现惊叹号是什么原因？-ChipDebug

易灵思(Elitestek)

评分

等级-LV2-ChipDebug

2年前更新53次阅读

已解决td_riscv_potatoPieV4 中RISC-V 是否有类似ZYNQ中EMIO，用于PS（RISC-V中）控制（FPGA）PL引脚的功能

RISC-V教程里面有控制GPIO和UART,是否可以可以PL的任意GPIO，类似ZYNQ的接口EMIO?另外我的TD里面定义后UART的rx,tx引脚后，使用RISC-V是否可以通讯？

评分

等级-LV1-ChipDebug

2年前发布39次阅读

已解决实例33图像叠加例化后报错

实例33图像叠加例化后报错，工程中找不到emb32，但是将图2图像叠加功能输出部分注释后报错消失，请问这是什么原因报错，怎么解决...

实例33图像叠加例化后报错-ChipDebug

实例33图像叠加例化后报错-ChipDebug

评分

等级-LV1-ChipDebug

2年前发布37次阅读

GAL系列产品编程器

Lattice公司的GAL系列产品芯片的编程器是什么型号？

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

2年前更新44次阅读

武汉高级FPGA招聘

公司目前在研发一个高端测试类项目产品，急需高级或资深级FPGA工程师，尤其是有高速DDR5相关经验的。岗位职责：1、参与产品技术评审及需求分析，进行逻辑系统/模块设计、仿真；2、配合硬件工程师进行器件选型，并基于器件进行代码编写、调试和验证；3、配合软...

FPGA招聘信息

评分

等级-LV1-ChipDebug

2年前发布42次阅读

提问小白求助-关于FMC接口引脚的设置

如果将一个FMC接口与FPGA连接，但PCB上FMC接口的PRSNT_M2C_L引脚设置为了悬空，并未连接到地，请问这样影响FMC接口的正常使用吗

评分

等级-LV1-ChipDebug

2年前更新57次阅读

已解决刚下载的软件小白打开工程文件报错，这哪出问题了

刚下载的软件小白打开工程文件报错，这哪出问题了-ChipDebug

评分

等级-LV2-ChipDebug

1年前发布65次阅读

安路FPGA自学之路之一：拨茧抽丝

之前，我搞过一段单片机，后来买了一个OV7670摄像头，想利用STM32F103或者再高一点的单片机开发板上测试一下，查阅了多方资料才发现，STM32F1或F4系列的单片机开发板虽然可以连接OV7670摄像头，但无法胜任25帧的刷新速度，除非带FIFO功能的摄像头。
在网上游...

评分

等级-LV1-ChipDebug

2年前发布93次阅读

把fpga模拟成其它硬件的学习路径？

需要学习多少小时可以出师？

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

2年前发布668次阅读

精programmer烧写用户数据到flash-v1

今天有客户提出怎样把用户数据写入到flash的操作，本来以为写的programmer都不支持了，但是经过多次验证发现还是可以的，可能之...

programmer烧写用户数据到flash-v1-ChipDebug

programmer烧写用户数据到flash-v1-ChipDebug

programmer烧写用户数据到flash-v1-ChipDebug

+5

programmer烧写用户数据到flash-v1-ChipDebug

易灵思(Elitestek)

评分

等级-LV1-ChipDebug

2年前发布51次阅读

adc模块需求

采样率mhz级别，就是同时要多通道（至少4通道），用于axu9egb（Zynq UltraScale+ MPSoC）上实现对模拟信号的高速采集。请问哪种型号的adc模块能够满足

评分

等级-LV1-ChipDebug

2年前更新17次阅读

提问接口转换将sramif模块中的bankA和bankB转换为AXI-Stream接口，应当如何解决这个问题？（求助大佬）

module sramif #(
聽聽聽parameter integer NUM_CPUS = 1,
聽聽聽parameter integer AXI_SRAM_ID = 12
)(

FPGA常见问题

评分

等级-LV1-ChipDebug

2年前发布56次阅读

提问vivado仿真

ERROR: [VRFC 10-2063] Module <uart_rx> not found while processing module instance <u_uart_rx> [E:/fpga program/uart/uart.srcs/sources_1/new/uart.v:144]请问这个问题该怎么解决

FPGA常见问题

评分

等级-LV1-ChipDebug

2年前发布59次阅读

DFB激光器的稳频系统。用FPGA做

我目前要做的是DFB激光器的稳频。目前差一个数字电路的稳频系统，我打算用FPGA来实现。要求：一个ADC（内置或者外接的模块）八通道以上，来采集8路电压信号，通过主控处理，再由2路输出的DAC来控制激光器，，相当于一个反馈系统，用到的算法可能有PID之类的（...

评分

等级-LV4-ChipDebug

1年前更新27次阅读

orcad所有同名信号网络高亮的方法

下面这个方法我个人更喜欢一点，可以真的实现全部高亮它会自动搜索同名网络高亮，并在界面中显示查找到的信息

orcad所有同名信号网络高亮的方法-ChipDebug

orcad所有同名信号网络高亮的方法-ChipDebug

orcad所有同名信号网络高亮的方法-ChipDebug

评分

祥哥爱学习

等级-LV1-ChipDebug

2年前发布55次阅读

已解决请教易灵思原语问题，哪里可以看到易灵思支持的原语

请问下，易灵思有没有类似赛灵思bufr的原语

易灵思(Elitestek)

评分

等级-LV1-ChipDebug

2年前发布22次阅读

提问关于Altera Cyclone V系列的 5CEBA4U15 AES加密文件无法生成的问题

如题，按照官方AN556手册是支持该系列进行AES加密的。实际按手册操作后，在生成.ekp文件那步在器件选择时选择EPCQ64后，ASx4模式下，选择SOF属性后只有压缩，并无加密文件生成弹窗，求解

评分

等级-LV3-ChipDebug

2年前更新104次阅读

Qt实现TFTP Server和 TFTP Client

转自https://blog.csdn.net/flysnow010/article/details/1369349501 TFTP协议TFTP协议是基于UDP的简单文件传输协议，协议双方为C...

Qt实现TFTP Server和 TFTP Client-ChipDebug

Qt实现TFTP Server和 TFTP Client-ChipDebug

Qt实现TFTP Server和 TFTP Client-ChipDebug

+1

Qt实现TFTP Server和 TFTP Client-ChipDebug

评分

等级-LV4-ChipDebug

2年前更新100次阅读

SVF 规范详解

该帖子部分内容已隐藏

评分

等级-LV1-ChipDebug

2年前更新34次阅读

FFmpeg编解码处理1-转码全流程简介

本文为作者原创，转载请注明出处：https://www.cnblogs.com/leisure_chn/p/10584901.htmlFFmpeg编解码处理系列笔记：[0]. FFmpeg...

FFmpeg编解码处理1-转码全流程简介-ChipDebug

FFmpeg编解码处理1-转码全流程简介-ChipDebug

音视频编解码

评分

等级-LV1-ChipDebug

2年前发布19次阅读

FFmpeg编解码处理2-编解码API详解

本文为作者原创，转载请注明出处：https://www.cnblogs.com/leisure_chn/p/10584925.htmlFFmpeg编解码处理系列笔记：[0]. FFmpeg时间戳详解[1]. FFmpeg编解码处理1-转码全流程简介[2]. FFmpeg编解码处理2-编解码API详解[3]. FFmpeg编解码处理3-视频编码[4]. F...

音视频编解码

评分

等级-LV1-ChipDebug

2年前更新19次阅读

FFmpeg编解码处理3-视频编码

本文为作者原创，转载请注明出处：https://www.cnblogs.com/leisure_chn/p/10584937.htmlFFmpeg编解码处理系列笔记：[0]. FFmpeg...

FFmpeg编解码处理3-视频编码-ChipDebug

音视频编解码

评分

等级-LV1-ChipDebug

2年前发布15次阅读

FFmpeg编解码处理4-音频编码

本文为作者原创，转载请注明出处：https://www.cnblogs.com/leisure_chn/p/10584948.htmlFFmpeg 编解码处理系列笔记：[0]. FFmpeg时间戳详解[1]. FFmpeg编解码处理1-转码全流程简介[2]. FFmpeg编解码处理2-编解码API详解[3]. FFmpeg编解码处理3-视频编码[4]. ...

音视频编解码

评分

等级-LV1-ChipDebug

2年前发布21次阅读

视频编解码基础概念

本文涉及视频编解码最基础概念，从工程应用角度出发，帮助理解和编写源码。本文并不涉及深层次原理和算法。本文为作者原创，转载...

视频编解码基础概念-ChipDebug

视频编解码基础概念-ChipDebug

视频编解码基础概念-ChipDebug

视频编解码基础概念-ChipDebug

音视频编解码

评分

等级-LV4-ChipDebug

2年前更新65次阅读

DR1器件仿真报GSR.done_gwe错误解决办法

错误如下：解决办法如下：

DR1器件仿真报GSR.done_gwe错误解决办法-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新14次阅读

测试终端是否支持256色的脚本以及强制终端为256色

for i in {0..255}; do printf "\033[48;5;${i}m %03d " $i if (( ($i + 1) % 16 == 0 )); then printf "\033[0m\n" fi
done执行以下命令可以强制终端为256色：export TERM=xterm-256colo

评分

等级-LV4-ChipDebug

2年前发布62次阅读

DR1器件FD裸机驱动例程

如下图：在右侧就可以看到例程文件和代码。

评分

等级-LV1-ChipDebug

2年前发布43次阅读

提问modelsim添加的文件无法编译

求助，使用modelsim对工程进行仿真，把工程中所有的模块都添加后，无法编译，报错“ECHILD: no children”。这个是什么问题导致...

modelsim添加的文件无法编译-ChipDebug

FPGA常见问题

评分

等级-LV2-ChipDebug

2年前更新460次阅读

ADS52J90开发笔记(5)—LVDS_16通道_12bit_80MSPS数据采集

1，硬件工作环境
ADC：ADS52J90。FPGA：kintex7。供电：12V/4A 直流电源。该板卡最多外接32通道2Vpp模拟信号以及20路外部触发信...

ADS52J90开发笔记(5)—LVDS_16通道_12bit_80MSPS数据采集-ChipDebug

ADS52J90开发笔记(5)—LVDS_16通道_12bit_80MSPS数据采集-ChipDebug

ADS52J90开发笔记(5)—LVDS_16通道_12bit_80MSPS数据采集-ChipDebug

+9

ADS52J90开发笔记(5)—LVDS_16通道_12bit_80MSPS数据采集-ChipDebug

评分

上一页 1…48 495051 52…1068 下一页跳转