首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
关注
综合
板块
热门
精华
问答
投票
最新回复
最高评分
chipdebug
2年前更新
253次阅读
关注
CAN和CAN FD总线详细介绍
CAN总线详细介绍一、CAN简介1.1 CAN是什么？CAN，全称为“Controller Area Network”，即控制器局域网，是一种串行异步数据通信...
+23
Anlogic-安路
评分
回复
分享
dazhuang
2年前更新
33次阅读
关注
USB 资源文档分享–PIPE协议及标准规范及Mindshare
该帖子部分内容已隐藏
付费阅读
10
积分
黄金会员
8
钻石会员
8
登录购买
此内容为付费阅读，请付费后查看
FPGA CPLD资料源码分享
评分
1
分享
dazhuang
2年前发布
61次阅读
关注
PCIE协议和mindshare
该帖子部分内容已隐藏
付费阅读
已售 1
10
积分
黄金会员
8
钻石会员
8
登录购买
此内容为付费阅读，请付费后查看
FPGA CPLD资料源码分享
评分
1
分享
XL_易灵思FPGA
2年前更新
30次阅读
关注
ERROR : Cannot find netlist “top”. command: “add_ports” ERROR : Failed to parse connection profile ERROR : No top design. [EFX-0210]
ERROR : Cannot find netlist "top". command: "add_ports"ERROR : Failed to parse connection profile E:/FPGA_Demo/01_Ti60...
易灵思(Elitestek)
评分
回复
分享
Gui San
2年前发布
94次阅读
关注
求助:易灵思的interface原语如何使用啊
我在顶层调用了BUFR这个原语，但是在interface界面却要重新设置bufr的IO口，可是我新号输入的pad包含了bufr却不是直接调用信号输入口的buf
易灵思(Elitestek)
评分
4
分享
Gui San
2年前发布
27次阅读
关注
Floorplan怎么查看外围对应的GPIO口
最底下的Pad，在未使用的情况下点击只会显示Type 和 Blocks，反之使用了之后点击会显示对应的gpio口名称，但是我想让...
易灵思(Elitestek)
评分
回复
分享
ICMaker
1年前更新
401次阅读
关注
Qt C++ 软件调试内存分析工具Heob(推荐三颗星)
01、Heob 是 what?>>>绝大部分的文章都说Heob是一个内存泄漏分析工具，其实Heob只是内存泄漏分析功能比较突出，实际上H...
+57
Anlogic-安路
评分
回复
分享
ICMaker
1年前更新
48次阅读
关注
LD 文件：规则详解
LD 文件：规则详解概论基本概念脚本格式简单例子简单脚本命令对符号的赋值SECTIONS命令MEMORY命令PHDRS命令VERSION命令脚本内的...
Anlogic-安路
评分
回复
分享
南路一號
1年前发布
20次阅读
关注
提问
KV260使用HDMI接口进入了命令行模式，但无法连接键盘
如何进入KV260上的linux系统啊？命令行显示：petaLinux 2021.1 xilinx-k26-starterkit-2021_1 tty1xilinx-k26-starter-2021_1 login:但usb连接键盘，键盘没反应，我怎么输入呢？求教大佬
Xilinx-AMD
评分
回复
分享
ICMaker
1年前更新
628次阅读
关注
AL-LINK-FT下载器驱动安装
调试器的驱动由专门的驱动管理软件（UsbDriverTool.exe）进行驱动安装、管理、卸载。下载地址为：https://visualgdb.com/UsbDriv...
+2
Anlogic-安路
评分
回复
分享
zy386295
1年前更新
40次阅读
关注
打赏
自制数字时钟出现的错误-Quartus 18.1软件出现和我不一样的原理图，还被优化了
先看张图：然后在看我导出的硬件描述语言写的，在看看我原先设计的图红色的地方就是我想问的问题，为什么会出现这种错误，是因为...
Altera-Intel
评分
1
分享
ljw6862
1年前发布
58次阅读
关注
已解决
为什么我没有soft ip
Anlogic-安路
评分
3
分享
lzzlzzlzz
1年前发布
133次阅读
关注
提问
基本FPGA或者树莓派或者其它微处理器（尽量压缩成本且完成项目）DFB激光器稳频
项目是DFB激光器稳频。目前光信号已转化为8路电压信号，只差一个数字电路反馈系统，采集8路电压信号（采样率 200k以上，精度16以...
FPGA常见问题
评分
6
分享
hureey
1年前发布
58次阅读
关注
提问
怎样使用MCU 的SPI方式对LATTICE LIFCL-17 CPLD 进行程序升级下载？
如图我想通过单片机的SPI总线升级FPGA的程序，有具体的代码参考吗？
Lattice-莱迪斯
评分
回复
分享
FPGA初学者
1年前发布
29次阅读
关注
易灵思RISCV debug as问题
易灵思RISCV debug as后出现：Break at address "0x1000" with no debug information available, or outside of program code. ...
易灵思(Elitestek)
评分
回复
分享
ii1397
1年前更新
103次阅读
关注
AXI协议为什么会有4KB的Boundary
AXI协议不允许一次突发跨越4KB地址边界的原因可能跟当时的有些操作系统规定最小的文件就是4KB有关，AHB协议的1KB地址边界限制同样很可能跟早期的操作系统限制也有关系。AXI 协议中的 4KB 限制主要体现在地址边界和突发传输方面，以下是具体介绍：4KB 边界的定...
Anlogic-安路
评分
回复
分享
ICMaker
1年前更新
23次阅读
关注
Allegro学习笔记
Find栏对象含义：Symbols：器件；Nets：网络；Pins：封装的管脚；Vias：过孔；Clines：一整段连续的电气走线；Lines：一整段连续的丝印走线；Shapes：铜皮；Voids：被挖的铜皮区域轮廓；Cline segs：一小段电气走线；Other segs：一小段丝印走线；DRC errors...
PCB设计
评分
回复
分享
ICMaker
1年前更新
545次阅读
关注
ov5640分辨率调整傻瓜攻略【verilog版】
在你的代码中找到如下字段（长得差不多就行），主要是看后面的24位数据。
在这24位数据里面，其中前16位为你需要调整的参数的地...
Anlogic-安路
评分
回复
分享
ICMaker
1年前更新
45次阅读
关注
Cadence Allegro PCB中误删封装丝印如何恢复
今天教大家通过Allegro16.6版本中Refresh Symbol Instance功能更新封装。我们在设计项目过程中，有些时候由于误操作删除了元件封...
PCB设计
评分
回复
分享
ICMaker
1年前更新
91次阅读
关注
精
Allegro PCB中如何给单个焊盘添加十字花连接属性
**Allegro PCB中如何给单个焊盘添加十字花连接属性** 在PCB常规设计下，整板铜皮与焊盘的连接方式已经在Sbapa菜单栏下的Global...
+1
PCB设计
评分
回复
分享
ICMaker
1年前更新
171次阅读
关注
Allegro删除shape void操作方法
Allegro删除shape void操作方法在lay板过程中，要修改已经画好的板卡，器件一直无法删除某中间层，提示无法删除，该层有shape vo...
PCB设计
评分
回复
分享
ICMaker
1年前更新
158次阅读
关注
Cadence Allegro16.6 PCB检查事项
在生成光绘文件之前，需要常规检查pcb板的相关事项目录1.检查器件是否全部放置完和连接是否全部连接。2.检查Dangling lines、Via...
PCB设计
评分
回复
分享
ICMaker
1年前更新
25次阅读
关注
Allegro进行DRC检查如何定位坐标
1.进行DRC检查2.可以看到出问题的坐标，但是由于没有元器件，所以不知道具体位置在哪，可以先选择Add line，然后输入坐标即可定...
PCB设计
评分
回复
分享
ICMaker
1年前更新
219次阅读
关注
Allegro如何检查过孔是否重叠的四种方法操作指导
Allegro如何检查过孔是否重叠的四种方法操作指导
Allegro可以检查过孔是否重叠，避免重孔的情况的出现，具体检查方法如下
一．非...
PCB设计
评分
回复
分享
ICMaker
1年前更新
245次阅读
关注
Allegro过孔打在焊盘上（via与pad重叠），如何显示DRC错误？
把same net DRC打开，过孔在焊盘上有DRC出现
Set>Constraints...>点击Physical(lines/vias)rule set栏中的set valuses...按钮，将pad/pad direct connect设置成not allowed;
Set>Constraints...>点击Physical(lines/vias)rule set栏中的set DRC m...
PCB设计
评分
回复
分享
ICMaker
1年前更新
123次阅读
关注
Allegro更改过孔网络
1.打开pcb界面，点击logic--Assign Net to Via...在Options界面选择网络，然后点击需要更改的过孔。2.如果在logic里没找到Assi...
PCB设计
评分
回复
分享
ICMaker
1年前更新
147次阅读
关注
Allegro如何删除没有网络的走线、过孔。
（1）选择高亮图标（2） 左侧find栏，选择“Cline segs”和“Vias”，Find By Name栏选择“Net”，下方输入“dummy”，然后回车...
PCB设计
评分
回复
分享
ICMaker
1年前更新
35次阅读
关注
Cadence Allegro 全部选中某net网络的过孔和只删除GND网络VIA过孔方法
PCB设计
评分
回复
分享
ICMaker
1年前更新
49次阅读
关注
Allegro指定gerber生成路径
使用Allegro的高手一般都是一键生成gerber，对不熟练的使用者来说需要手动生成最后的gerber文件给板厂。Allegro生成Gerber数据时...
PCB设计
评分
回复
分享
ICMaker
1年前更新
3014次阅读
关注
Cadence Allegro PCB设置封装库路径的方法与环境变量设置
库路径设置1.在“Setup”下拉栏下选择最后一项“User Preferences”，在“paths”中选择“Library”，里面有三个指标需要关心：...
+3
PCB设计
评分
回复
分享
上一页
1
…
49
50
51
52
53
…
1068
下一页
跳转
HI！请登录
登录
注册
标签云
赛灵思
莱迪思
英特尔/阿尔特拉
激光雷达
安路TD教程
Zynq-7000
xilinx
SoCs
Simulation
SDRAM
Routing
Quartus_Prime_Standard
Quartus_Prime_Pro
Quartus_Prime
Quartus_II
QUARTUS
Programming
PCIe
PCI
OpenCL
最新的帖子
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
![ERROR : Cannot find netlist "top". command: "add_ports" ERROR : Failed to parse connection profile ERROR : No top design. [EFX-0210]-ChipDebug](https://chipdebug.com/wp-content/uploads/2024/12/20241226141930839-image-1024x142.png)
