SOC FPGA论坛首页-ChipDebug-第51页

SOC FPGA论坛首页-ChipDebug-第51页

等级-LV1-ChipDebug

2年前发布41次阅读

PCIE协议和mindshare

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

2年前更新26次阅读

ERROR : Cannot find netlist “top”. command: “add_ports” ERROR : Failed to parse connection profile ERROR : No top design. [EFX-0210]

ERROR : Cannot find netlist "top". command: "add_ports"ERROR : Failed to parse connection profile E:/FPGA_Demo/01_Ti60...

易灵思(Elitestek)

评分

等级-LV1-ChipDebug

2年前发布85次阅读

求助:易灵思的interface原语如何使用啊

我在顶层调用了BUFR这个原语，但是在interface界面却要重新设置bufr的IO口，可是我新号输入的pad包含了bufr却不是直接调用信号输入口的buf

易灵思(Elitestek)

评分

等级-LV1-ChipDebug

2年前发布24次阅读

Floorplan怎么查看外围对应的GPIO口

最底下的Pad，在未使用的情况下点击只会显示Type 和 Blocks，反之使用了之后点击会显示对应的gpio口名称，但是我想让...

Floorplan怎么查看外围对应的GPIO口-ChipDebug

易灵思(Elitestek)

评分

等级-LV3-ChipDebug

1年前更新233次阅读

Qt C++ 软件调试内存分析工具Heob(推荐三颗星)

01、Heob 是 what?>>>绝大部分的文章都说Heob是一个内存泄漏分析工具，其实Heob只是内存泄漏分析功能比较突出，实际上H...

Qt C++ 软件调试内存分析工具Heob(推荐三颗星)-ChipDebug

Qt C++ 软件调试内存分析工具Heob(推荐三颗星)-ChipDebug

Qt C++ 软件调试内存分析工具Heob(推荐三颗星)-ChipDebug

+57

Qt C++ 软件调试内存分析工具Heob(推荐三颗星)-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新23次阅读

LD 文件：规则详解

LD 文件：规则详解概论基本概念脚本格式简单例子简单脚本命令对符号的赋值SECTIONS命令MEMORY命令PHDRS命令VERSION命令脚本内的...

LD 文件：规则详解-ChipDebug

LD 文件：规则详解-ChipDebug

LD 文件：规则详解-ChipDebug

评分

等级-LV1-ChipDebug

1年前发布12次阅读

提问KV260使用HDMI接口进入了命令行模式，但无法连接键盘

如何进入KV260上的linux系统啊？命令行显示：petaLinux 2021.1 xilinx-k26-starterkit-2021_1 tty1xilinx-k26-starter-2021_1 login:但usb连接键盘，键盘没反应，我怎么输入呢？求教大佬

评分

等级-LV3-ChipDebug

1年前更新459次阅读

AL-LINK-FT下载器驱动安装

调试器的驱动由专门的驱动管理软件（UsbDriverTool.exe）进行驱动安装、管理、卸载。下载地址为：https://visualgdb.com/UsbDriv...

AL-LINK-FT下载器驱动安装-ChipDebug

AL-LINK-FT下载器驱动安装-ChipDebug

AL-LINK-FT下载器驱动安装-ChipDebug

+2

AL-LINK-FT下载器驱动安装-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新22次阅读

自制数字时钟出现的错误-Quartus 18.1软件出现和我不一样的原理图，还被优化了

先看张图：然后在看我导出的硬件描述语言写的，在看看我原先设计的图红色的地方就是我想问的问题，为什么会出现这种错误，是因为...

自制数字时钟出现的错误-Quartus 18.1软件出现和我不一样的原理图，还被优化了-ChipDebug

自制数字时钟出现的错误-Quartus 18.1软件出现和我不一样的原理图，还被优化了-ChipDebug

评分

等级-LV1-ChipDebug

1年前发布51次阅读

已解决为什么我没有soft ip

为什么我没有soft ip-ChipDebug

评分

等级-LV1-ChipDebug

12个月前发布61次阅读

提问基本FPGA或者树莓派或者其它微处理器（尽量压缩成本且完成项目）DFB激光器稳频

项目是DFB激光器稳频。目前光信号已转化为8路电压信号，只差一个数字电路反馈系统，采集8路电压信号（采样率 200k以上，精度16以...

基本FPGA或者树莓派或者其它微处理器（尽量压缩成本且完成项目）DFB激光器稳频-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

12个月前发布45次阅读

提问怎样使用MCU 的SPI方式对LATTICE LIFCL-17 CPLD 进行程序升级下载？

如图我想通过单片机的SPI总线升级FPGA的程序，有具体的代码参考吗？

怎样使用MCU 的SPI方式对LATTICE LIFCL-17 CPLD 进行程序升级下载？-ChipDebug

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

12个月前发布21次阅读

易灵思RISCV debug as问题

易灵思RISCV debug as后出现：Break at address "0x1000" with no debug information available, or outside of program code. ...

易灵思RISCV debug as问题-ChipDebug

易灵思(Elitestek)

评分

等级-LV2-ChipDebug

11个月前更新69次阅读

AXI协议为什么会有4KB的Boundary

AXI协议不允许一次突发跨越4KB地址边界的原因可能跟当时的有些操作系统规定最小的文件就是4KB有关，AHB协议的1KB地址边界限制同样很可能跟早期的操作系统限制也有关系。AXI 协议中的 4KB 限制主要体现在地址边界和突发传输方面，以下是具体介绍：4KB 边界的定...

评分

等级-LV3-ChipDebug

11个月前更新15次阅读

Allegro学习笔记

Find栏对象含义：Symbols：器件；Nets：网络；Pins：封装的管脚；Vias：过孔；Clines：一整段连续的电气走线；Lines：一整段连续的丝印走线；Shapes：铜皮；Voids：被挖的铜皮区域轮廓；Cline segs：一小段电气走线；Other segs：一小段丝印走线；DRC errors...

评分

等级-LV3-ChipDebug

11个月前更新368次阅读

ov5640分辨率调整傻瓜攻略【verilog版】

在你的代码中找到如下字段（长得差不多就行），主要是看后面的24位数据。
在这24位数据里面，其中前16位为你需要调整的参数的地...

ov5640分辨率调整傻瓜攻略【verilog版】-ChipDebug

ov5640分辨率调整傻瓜攻略【verilog版】-ChipDebug

评分

等级-LV3-ChipDebug

11个月前更新14次阅读

Cadence Allegro PCB中误删封装丝印如何恢复

今天教大家通过Allegro16.6版本中Refresh Symbol Instance功能更新封装。我们在设计项目过程中，有些时候由于误操作删除了元件封...

Cadence Allegro PCB中误删封装丝印如何恢复-ChipDebug

Cadence Allegro PCB中误删封装丝印如何恢复-ChipDebug

Cadence Allegro PCB中误删封装丝印如何恢复-ChipDebug

Cadence Allegro PCB中误删封装丝印如何恢复-ChipDebug

评分

等级-LV3-ChipDebug

11个月前更新52次阅读

精Allegro PCB中如何给单个焊盘添加十字花连接属性

**Allegro PCB中如何给单个焊盘添加十字花连接属性** 在PCB常规设计下，整板铜皮与焊盘的连接方式已经在Sbapa菜单栏下的Global...

Allegro PCB中如何给单个焊盘添加十字花连接属性-ChipDebug

Allegro PCB中如何给单个焊盘添加十字花连接属性-ChipDebug

Allegro PCB中如何给单个焊盘添加十字花连接属性-ChipDebug

+1

Allegro PCB中如何给单个焊盘添加十字花连接属性-ChipDebug

评分

等级-LV3-ChipDebug

11个月前更新117次阅读

Allegro删除shape void操作方法

Allegro删除shape void操作方法在lay板过程中，要修改已经画好的板卡，器件一直无法删除某中间层，提示无法删除，该层有shape vo...

Allegro删除shape void操作方法-ChipDebug

Allegro删除shape void操作方法-ChipDebug

Allegro删除shape void操作方法-ChipDebug

评分

等级-LV3-ChipDebug

11个月前更新108次阅读

Cadence Allegro16.6 PCB检查事项

在生成光绘文件之前，需要常规检查pcb板的相关事项目录1.检查器件是否全部放置完和连接是否全部连接。2.检查Dangling lines、Via...

Cadence Allegro16.6 PCB检查事项-ChipDebug

Cadence Allegro16.6 PCB检查事项-ChipDebug

Cadence Allegro16.6 PCB检查事项-ChipDebug

Cadence Allegro16.6 PCB检查事项-ChipDebug

评分

等级-LV3-ChipDebug

11个月前更新16次阅读

Allegro进行DRC检查如何定位坐标

1.进行DRC检查2.可以看到出问题的坐标，但是由于没有元器件，所以不知道具体位置在哪，可以先选择Add line，然后输入坐标即可定...

Allegro进行DRC检查如何定位坐标-ChipDebug

Allegro进行DRC检查如何定位坐标-ChipDebug

Allegro进行DRC检查如何定位坐标-ChipDebug

评分

等级-LV3-ChipDebug

11个月前更新138次阅读

Allegro如何检查过孔是否重叠的四种方法操作指导

Allegro如何检查过孔是否重叠的四种方法操作指导
Allegro可以检查过孔是否重叠，避免重孔的情况的出现，具体检查方法如下
一．非...

Allegro如何检查过孔是否重叠的四种方法操作指导-ChipDebug

Allegro如何检查过孔是否重叠的四种方法操作指导-ChipDebug

Allegro如何检查过孔是否重叠的四种方法操作指导-ChipDebug

Allegro如何检查过孔是否重叠的四种方法操作指导-ChipDebug

评分

等级-LV3-ChipDebug

11个月前更新128次阅读

Allegro过孔打在焊盘上（via与pad重叠），如何显示DRC错误？

把same net DRC打开，过孔在焊盘上有DRC出现
Set>Constraints...>点击Physical(lines/vias)rule set栏中的set valuses...按钮，将pad/pad direct connect设置成not allowed;
Set>Constraints...>点击Physical(lines/vias)rule set栏中的set DRC m...

评分

等级-LV3-ChipDebug

11个月前更新57次阅读

Allegro更改过孔网络

1.打开pcb界面，点击logic--Assign Net to Via...在Options界面选择网络，然后点击需要更改的过孔。2.如果在logic里没找到Assi...

Allegro更改过孔网络-ChipDebug

Allegro更改过孔网络-ChipDebug

评分

等级-LV3-ChipDebug

11个月前更新106次阅读

Allegro如何删除没有网络的走线、过孔。

（1）选择高亮图标（2）左侧find栏，选择“Cline segs”和“Vias”，Find By Name栏选择“Net”，下方输入“dummy”，然后回车...

Allegro如何删除没有网络的走线、过孔。-ChipDebug

Allegro如何删除没有网络的走线、过孔。-ChipDebug

Allegro如何删除没有网络的走线、过孔。-ChipDebug

评分

等级-LV3-ChipDebug

11个月前更新23次阅读

Cadence Allegro 全部选中某net网络的过孔和只删除GND网络VIA过孔方法

评分

等级-LV3-ChipDebug

11个月前更新24次阅读

Allegro指定gerber生成路径

使用Allegro的高手一般都是一键生成gerber，对不熟练的使用者来说需要手动生成最后的gerber文件给板厂。Allegro生成Gerber数据时...

Allegro指定gerber生成路径-ChipDebug

评分

等级-LV3-ChipDebug

11个月前更新1984次阅读

Cadence Allegro PCB设置封装库路径的方法与环境变量设置

库路径设置1.在“Setup”下拉栏下选择最后一项“User Preferences”，在“paths”中选择“Library”，里面有三个指标需要关心：...

Cadence Allegro PCB设置封装库路径的方法与环境变量设置-ChipDebug

Cadence Allegro PCB设置封装库路径的方法与环境变量设置-ChipDebug

Cadence Allegro PCB设置封装库路径的方法与环境变量设置-ChipDebug

+3

Cadence Allegro PCB设置封装库路径的方法与环境变量设置-ChipDebug

评分

等级-LV3-ChipDebug

11个月前更新45次阅读

Allegro PCB Editor: 进阶使用技巧

本文将和大家分享Allegro PCB Editor的进阶使用技巧，旨在利用快捷键操作而减少鼠标点击次数，同时包含了定制特定的应用环境，让...

Allegro PCB Editor: 进阶使用技巧-ChipDebug

评分

等级-LV3-ChipDebug

11个月前更新53次阅读

Allegro-群组走线

一根一根走线嫌慢？那就多根线一起走解决方案：单击 Add Connect 图标如果几个走线是相邻的可以直接框选如果不相邻右键选择 Temp...

Allegro-群组走线-ChipDebug

Allegro-群组走线-ChipDebug

Allegro-群组走线-ChipDebug

+7

Allegro-群组走线-ChipDebug

评分

上一页 1…49 505152 53…1068 下一页跳转