SOC FPGA论坛首页-ChipDebug-第52页

SOC FPGA论坛首页-ChipDebug-第52页

等级-LV3-ChipDebug

1年前更新78次阅读

Allegro PCB Editor: 进阶使用技巧

本文将和大家分享Allegro PCB Editor的进阶使用技巧，旨在利用快捷键操作而减少鼠标点击次数，同时包含了定制特定的应用环境，让...

Allegro PCB Editor: 进阶使用技巧-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新108次阅读

Allegro-群组走线

一根一根走线嫌慢？那就多根线一起走解决方案：单击 Add Connect 图标如果几个走线是相邻的可以直接框选如果不相邻右键选择 Temp...

Allegro-群组走线-ChipDebug

Allegro-群组走线-ChipDebug

Allegro-群组走线-ChipDebug

+7

Allegro-群组走线-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新369次阅读

Altium \PADS\Allegro之间的PCB互转操作！

跟原理图一样，因为各个公司的PCB设计软件不同，可能需要复制不同软件PCB设计里面的元件封装、模块、DDR走线等元素，这时候不...

$Altium \PADS\Allegro之间的PCB互转操作！-ChipDebug$ $Altium \PADS\Allegro之间的PCB互转操作！-ChipDebug$ $Altium \PADS\Allegro之间的PCB互转操作！-ChipDebug$

+17

$Altium \PADS\Allegro之间的PCB互转操作！-ChipDebug$

评分

等级-LV3-ChipDebug

1年前更新248次阅读

allegro差分线设置-续-neck的使用

一般，遇到这种差分线不在一层的，需要换层的，就需要使用neck，neck的设置，见上一篇。如下图：底层的pin和top层的pin，需要连...

allegro差分线设置-续-neck的使用-ChipDebug

allegro差分线设置-续-neck的使用-ChipDebug

allegro差分线设置-续-neck的使用-ChipDebug

+6

allegro差分线设置-续-neck的使用-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新22次阅读

Allegro PCB对元器件进行调换位置

当出现某两个元器件连线出现交叉需要互换位置时，如下图所示：选择Place中的Swap（或者自定义的快捷键），如下图所示：然后...

Allegro PCB对元器件进行调换位置-ChipDebug

Allegro PCB对元器件进行调换位置-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新709次阅读

Allegro PCB对边框倒角变成圆弧处理

17.4的操作例如想对下述的矩形的边角变成圆弧状点击Manufacturer中的Fillet，如下图所示：在options面板中填写圆弧倒角的大小然...

Allegro PCB对边框倒角变成圆弧处理-ChipDebug

Allegro PCB对边框倒角变成圆弧处理-ChipDebug

Allegro PCB对边框倒角变成圆弧处理-ChipDebug

+4

Allegro PCB对边框倒角变成圆弧处理-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新116次阅读

AHB协议为什么会有1KB的Boundary

这是今天星球内的一位球友的提问，简单总结一下。在AMBA AHB协议中，1KB地址边界是一个重要的限制条件，其主要目的是确保突发传输（burst transfer）不会跨越从设备的最小地址空间边界，可能是早期OS的限制吧。其实AXI协议规定的4KB边界也是类似的道理，一通...

评分

等级-LV2-ChipDebug

1年前更新524次阅读

芯片验证中的编译和仿真加速(1)

1.前言随着芯片设计规模的不断扩大和复杂度的增加，特别是在RTL以及后仿的验证阶段，EDA工具的编译和仿真速度经常拖累设计和验证...

芯片验证中的编译和仿真加速(1)-ChipDebug

芯片验证中的编译和仿真加速(1)-ChipDebug

芯片验证中的编译和仿真加速(1)-ChipDebug

+7

芯片验证中的编译和仿真加速(1)-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新99次阅读

Cadence Allegro如何批量快速剪断走线

问题描述：Cadence Allegro如何批量快速断走线。操作方法：1、选择菜单Manufacture——Drafing ——Delete by Rectangle,如图下...

Cadence Allegro如何批量快速剪断走线-ChipDebug

Cadence Allegro如何批量快速剪断走线-ChipDebug

Cadence Allegro如何批量快速剪断走线-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新197次阅读

Cadence OrCAD：Net Group 使用

Cadence OrCAD：Net Group 使用软件版本：16.6-S062，装过一个Hotfix，因为早期版本中文显示有重叠的问题。先看一个从来没用过的...

Cadence OrCAD：Net Group 使用-ChipDebug

Cadence OrCAD：Net Group 使用-ChipDebug

Cadence OrCAD：Net Group 使用-ChipDebug

+5

Cadence OrCAD：Net Group 使用-ChipDebug

评分

等级-LV3-ChipDebug

8个月前更新260次阅读

orCAD Allegro下绘制差分对方法推荐

orCAD差分创建本次推荐一种在orCAD下绘制差分对方法，差分对的优点有很多，尤其对“时序有要求的信号对”作用更为明显，但在“原...

orCAD Allegro下绘制差分对方法推荐-ChipDebug

orCAD Allegro下绘制差分对方法推荐-ChipDebug

orCAD Allegro下绘制差分对方法推荐-ChipDebug

+9

orCAD Allegro下绘制差分对方法推荐-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新40次阅读

Cadence Allegro如何设置差分对

PCB布线中，有着许多需要注意的点，比如：1.高频时钟线需要蛇形走线2.有些信号线需要设置差分对，差分走线今天就来说一说如何在P...

Cadence Allegro如何设置差分对-ChipDebug

Cadence Allegro如何设置差分对-ChipDebug

Cadence Allegro如何设置差分对-ChipDebug

+1

Cadence Allegro如何设置差分对-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新249次阅读

Cadence Allegro PCB设计88问解析(二十八) 之 Allegro中使用Anti Etch分割平面

最近看到关于Anti Etch的设置，因为本人之前在layout设计是使用过这个命令。后来去到别的公司就不用了，从网上看到说这个命令是...

Cadence Allegro PCB设计88问解析(二十八) 之 Allegro中使用Anti Etch分割平面-ChipDebug

Cadence Allegro PCB设计88问解析(二十八) 之 Allegro中使用Anti Etch分割平面-ChipDebug

Cadence Allegro PCB设计88问解析(二十八) 之 Allegro中使用Anti Etch分割平面-ChipDebug

+2

Cadence Allegro PCB设计88问解析(二十八) 之 Allegro中使用Anti Etch分割平面-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新135次阅读

allegro怎么让原理图和PCB交互布线

问题描述：在使用allegro对原理图进行PCB设计时，有时为了查找元器件方便，等等其它原因，我们可以设置原理图和PCB交互布线。基...

allegro怎么让原理图和PCB交互布线-ChipDebug

allegro怎么让原理图和PCB交互布线-ChipDebug

allegro怎么让原理图和PCB交互布线-ChipDebug

+5

allegro怎么让原理图和PCB交互布线-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新93次阅读

Cadence Allegro PCB中误删封装丝印如何恢复

今天教大家通过Allegro16.6版本中Refresh Symbol Instance功能更新封装。我们在设计项目过程中，有些时候由于误操作删除了元件封...

Cadence Allegro PCB中误删封装丝印如何恢复-ChipDebug

Cadence Allegro PCB中误删封装丝印如何恢复-ChipDebug

Cadence Allegro PCB中误删封装丝印如何恢复-ChipDebug

Cadence Allegro PCB中误删封装丝印如何恢复-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新241次阅读

Cadence Allegro如何快速对齐器件

Cadence Allegro如何快速对齐器件PCB设计过程中有一个环节是器件布局，器件的布局不但考虑电路的连通性，同时也考虑美观性，艺术...

Cadence Allegro如何快速对齐器件-ChipDebug

Cadence Allegro如何快速对齐器件-ChipDebug

Cadence Allegro如何快速对齐器件-ChipDebug

Cadence Allegro如何快速对齐器件-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新547次阅读

Allegro 中利用Z-Copy命令绘制Route_Keepin/Route_Keepout等层的方法

1.若图形是闭合的，则可以直接用Z-Copy命令绘制，若图形不是闭合的，需要先利用Shape-Compose Shape命令将线段合成为一个完整闭...

Allegro 中利用Z-Copy命令绘制Route_Keepin/Route_Keepout等层的方法-ChipDebug

Allegro 中利用Z-Copy命令绘制Route_Keepin/Route_Keepout等层的方法-ChipDebug

Allegro 中利用Z-Copy命令绘制Route_Keepin/Route_Keepout等层的方法-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新278次阅读

Cadence Allegro 软件使用技巧_导入导出DXF

Allegro中导入导入导出DXF简介：
一． Allegro导入DXF文件：
在进行PCB设计时，需要考虑结构要求，其要求就会体现在结构文件中。...

Cadence Allegro 软件使用技巧_导入导出DXF-ChipDebug

Cadence Allegro 软件使用技巧_导入导出DXF-ChipDebug

Cadence Allegro 软件使用技巧_导入导出DXF-ChipDebug

+2

Cadence Allegro 软件使用技巧_导入导出DXF-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新82次阅读

Cadence Allegro PCB设计88问解析(一) 之 Allegro中placement model的创建

在刚开始接触PCB设计时，使用的是Allegro软件。在进行第一个板子设计时就遇到了这个布局的问题。导入网表之后，发现有好多的模块...

Cadence Allegro PCB设计88问解析(一) 之 Allegro中placement model的创建-ChipDebug

Cadence Allegro PCB设计88问解析(一) 之 Allegro中placement model的创建-ChipDebug

Cadence Allegro PCB设计88问解析(一) 之 Allegro中placement model的创建-ChipDebug

+4

Cadence Allegro PCB设计88问解析(一) 之 Allegro中placement model的创建-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新558次阅读

Cadence Allegro PCB设计88问解析(二) 之 Allegro中Artwork层复用(导入导出)

因为每个人的习惯不同，所以在平常的设计中查看的光绘层是不同的，有助于自己快速的layout。但是在每次拿到别人的板子去改版或者...

Cadence Allegro PCB设计88问解析(二) 之 Allegro中Artwork层复用(导入导出)-ChipDebug

Cadence Allegro PCB设计88问解析(二) 之 Allegro中Artwork层复用(导入导出)-ChipDebug

Cadence Allegro PCB设计88问解析(二) 之 Allegro中Artwork层复用(导入导出)-ChipDebug

+5

Cadence Allegro PCB设计88问解析(二) 之 Allegro中Artwork层复用(导入导出)-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新369次阅读

Cadence Allegro PCB设计88问解析(三) 之 Orcad网表导入及与Allegro交互

作为layout工程师，首先的输入条件就是原理图，也就是常说的(原理图导出网表文件)网表文件，有硬件工程师会直接把网表发给我们，...

Cadence Allegro PCB设计88问解析(三) 之 Orcad网表导入及与Allegro交互-ChipDebug

Cadence Allegro PCB设计88问解析(三) 之 Orcad网表导入及与Allegro交互-ChipDebug

Cadence Allegro PCB设计88问解析(三) 之 Orcad网表导入及与Allegro交互-ChipDebug

+6

Cadence Allegro PCB设计88问解析(三) 之 Orcad网表导入及与Allegro交互-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新163次阅读

Cadence Allegro PCB设计88问解析(四) 之 Allegro中快捷键Funckey与alias设置

Cadence Allegro是一款功能比较强大的软件，相比较其他的PCB设计软件来说，界面交互比较友好。其中的快捷键设置就是比较强大，我...

Cadence Allegro PCB设计88问解析(四) 之 Allegro中快捷键Funckey与alias设置-ChipDebug

Cadence Allegro PCB设计88问解析(四) 之 Allegro中快捷键Funckey与alias设置-ChipDebug

Cadence Allegro PCB设计88问解析(四) 之 Allegro中快捷键Funckey与alias设置-ChipDebug

Cadence Allegro PCB设计88问解析(四) 之 Allegro中快捷键Funckey与alias设置-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新175次阅读

Cadence Allegro PCB设计88问解析(五) 之 Allegro中DXF的导入导出

在进行PCB设计时，需要考虑结构要求，其要求就会体现在结构文件中。一般Allegro软件的结构文件为DXF。DXF文件中包含PCB板外形，...

Cadence Allegro PCB设计88问解析(五) 之 Allegro中DXF的导入导出-ChipDebug

Cadence Allegro PCB设计88问解析(五) 之 Allegro中DXF的导入导出-ChipDebug

Cadence Allegro PCB设计88问解析(五) 之 Allegro中DXF的导入导出-ChipDebug

+2

Cadence Allegro PCB设计88问解析(五) 之 Allegro中DXF的导入导出-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新180次阅读

Cadence Allegro PCB设计88问解析(六) 之 Allegro中的XNet设置

在我们的进行layout设计时，尤其是在一些差分走线上，经常会遇到串联电阻或者电容的情况，可能在信号速率不高或者spec要求不严格...

Cadence Allegro PCB设计88问解析(六) 之 Allegro中的XNet设置-ChipDebug

Cadence Allegro PCB设计88问解析(六) 之 Allegro中的XNet设置-ChipDebug

Cadence Allegro PCB设计88问解析(六) 之 Allegro中的XNet设置-ChipDebug

+6

Cadence Allegro PCB设计88问解析(六) 之 Allegro中的XNet设置-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新201次阅读

Cadence Allegro PCB设计88问解析(七) 之 Allegro位号反标OrCAD

在项目的设计过程中会经常增加或者减少器件，到最后，图中的元件位号通常都不连续，这样很不利于调试，而且位号经常会变成多位，...

Cadence Allegro PCB设计88问解析(七) 之 Allegro位号反标OrCAD-ChipDebug

Cadence Allegro PCB设计88问解析(七) 之 Allegro位号反标OrCAD-ChipDebug

Cadence Allegro PCB设计88问解析(七) 之 Allegro位号反标OrCAD-ChipDebug

+7

Cadence Allegro PCB设计88问解析(七) 之 Allegro位号反标OrCAD-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新698次阅读

Cadence Allegro PCB设计88问解析(八) 之 Allegro中飞线显示设置

我们在平常的PCB设计中，经常会接触到飞线这个概念，今天和大家简单整里一下关于飞线的设置。因为在刚开始画PCB时，看到别人的设...

Cadence Allegro PCB设计88问解析(八) 之 Allegro中飞线显示设置-ChipDebug

Cadence Allegro PCB设计88问解析(八) 之 Allegro中飞线显示设置-ChipDebug

Cadence Allegro PCB设计88问解析(八) 之 Allegro中飞线显示设置-ChipDebug

+3

Cadence Allegro PCB设计88问解析(八) 之 Allegro中飞线显示设置-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新354次阅读

Cadence Allegro PCB设计88问解析(九) 之 Allegro中封装(footprint)3D模型添加

今天整理下PCB封装的3D 模型添加，此步骤并不是所有的公司使用，因为我们平常给器件添加一个实际的高度，就已经OK了。只不过我们...

Cadence Allegro PCB设计88问解析(九) 之 Allegro中封装(footprint)3D模型添加-ChipDebug

Cadence Allegro PCB设计88问解析(九) 之 Allegro中封装(footprint)3D模型添加-ChipDebug

Cadence Allegro PCB设计88问解析(九) 之 Allegro中封装(footprint)3D模型添加-ChipDebug

+6

Cadence Allegro PCB设计88问解析(九) 之 Allegro中封装(footprint)3D模型添加-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新102次阅读

Cadence Allegro PCB设计88问解析(十) 之 Allegro中光标的不同显示

我们在刚开始接触Allegro画图时，初始化都应该是大的十字光标，看上去很炫酷。画起图来也很方便摆放元器件。但是在有的时候，比...

Cadence Allegro PCB设计88问解析(十) 之 Allegro中光标的不同显示-ChipDebug

Cadence Allegro PCB设计88问解析(十) 之 Allegro中光标的不同显示-ChipDebug

Cadence Allegro PCB设计88问解析(十) 之 Allegro中光标的不同显示-ChipDebug

Cadence Allegro PCB设计88问解析(十) 之 Allegro中光标的不同显示-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新69次阅读

Cadence Allegro PCB设计88问解析(十一) 之 Allegro中文件自动保存时间设置

大家在设计图纸或者编辑文档时，最常点击的应该就是保存图标了。谁也不想因为软件闪退、电脑断电等情况，我们的劳动成果就白白的...

Cadence Allegro PCB设计88问解析(十一) 之 Allegro中文件自动保存时间设置-ChipDebug

Cadence Allegro PCB设计88问解析(十一) 之 Allegro中文件自动保存时间设置-ChipDebug

Cadence Allegro PCB设计88问解析(十一) 之 Allegro中文件自动保存时间设置-ChipDebug

Cadence Allegro PCB设计88问解析(十一) 之 Allegro中文件自动保存时间设置-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新165次阅读

Cadence Allegro PCB设计88问解析(十二) 之 Allegro中两种单位显示设置

在Allegro 的PCB设计中是有不同的单位显示，最常用的两种就是毫米（mm）和米尔（mil），两者的换算公式为：1mm=39.37mil，1mil=...

Cadence Allegro PCB设计88问解析(十二) 之 Allegro中两种单位显示设置-ChipDebug

Cadence Allegro PCB设计88问解析(十二) 之 Allegro中两种单位显示设置-ChipDebug

Cadence Allegro PCB设计88问解析(十二) 之 Allegro中两种单位显示设置-ChipDebug

+2

Cadence Allegro PCB设计88问解析(十二) 之 Allegro中两种单位显示设置-ChipDebug

评分

上一页 1…50 515253 54…1068 下一页跳转