SOC FPGA论坛首页-ChipDebug-第1048页

SOC FPGA论坛首页-ChipDebug-第1048页

等级-LV1-ChipDebug

6年前发布1次阅读

9.2i PACE – 弹出对话框表示即使UCF文件已经具有设计名称，系统也在创建新的UCF

问题描述打开综合后PACE时，会弹出一个窗口，要求我在已存在的情况下创建新的UCF。我该如何解决这个问题？解决/修复方法要解决此问题，请使用NGD清理目录并添加您的UCF。此问题已在ISE 10.1版本中修复。

评分

等级-LV1-ChipDebug

6年前发布1次阅读

9.2i EDK，MPMC v3.00a – PLB读取突发从不正确的值返回数据

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

6年前发布5次阅读

Schematic – “DesignEntry：216网络连接到负载引脚和/或I / O标记，但没有连接到任何源引脚或I / O标记”

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布10次阅读

9.1i EDK – ML505板以位反转顺序读取GPIO DIP开关

问题描述对于BSB生成的设计，生成的TestApp_Peripheral软件以位反转顺序显示GPIO DIP开关（SW8）的设置。组成DIP SW8的八个独立开关从左到右编号为1到8。如果DIP开关1到4设置为ON，并且DIP开关5到8设置为OFF，则运行TestApp_Peripheral报告开关设置为0xF而不...

评分

等级-LV1-ChipDebug

6年前发布5次阅读

9.1i EDK microblaze_v4_00_a – FSL“put”操作以非阻塞模式丢弃数据

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布2次阅读

MPMC2 – PlatGen发出警告：“未知的XCL总线在IP上。无法验证线路长度“

问题描述解决/修复方法您可以放心地丢弃此警告消息。但请注意，XCL PIM仅支持四个缓存行长度。确保参数C_ICACHE_LINE_LEN C_ICACHE_LINE_LEN都设置为4（这是默认设置）。

评分

等级-LV1-ChipDebug

6年前发布1次阅读

ML405 Web服务器设计 – 出现错误消息：“eth0：终止链接监视。等待链接中断。”

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

6年前发布4次阅读

LogiCORE以太网1000BASE-X PCS / PMA或SGMII v7.1内核 – 以太网1000BASE-X PCS / PMA或SGMII内核的发行说明和已知问题

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布1次阅读

LogiCORE PCI Express – 如果车道出现故障会怎样？

问题描述如果车道宕机或出现故障会怎样？解决/修复方法如果丢失的是通道0，则链路断开并死亡。如果它是通道1 ... n（它们中的任何一个或全部），则链路进入所谓的“恢复”，并将尝试恢复最大可行链路，无论哪条通道仍在运行。因此，对于我们的x8核心，第1...

评分

等级-LV1-ChipDebug

6年前发布3次阅读

当我尝试生成MAC FIR时，会报告LogiCORE FIR编译器v1.0 – “错误：sim：57”

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布2次阅读

ISE 7.1i – 新的引脚预分配功能如何工作？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布3次阅读

7.1i EDK SP2 – OPB和PLB EMC核心的最新活动版本没有软件驱动程序，emc_v1_00_a驱动程序将被废弃

问题描述用于OPB和PLB实现的EMC核心的最新活动版本没有寄存器接口，因此不需要软件驱动程序。解决/修复方法原因是因为v2.00a和更新的内核不包含与v1.00a内核中的寄存器接口等效的寄存器接口，因此不需要软件驱动程序。请在EDK 7.1SP2及更高版本中使用最新的...

评分

等级-LV1-ChipDebug

6年前发布2次阅读

9.2i EDK – 如何更改XMD使用的电缆下载速度？

问题描述如何更改XMD使用的电缆下载速度？解决/修复方法可以使用以下XMD“connect”命令选项指定电缆速度： connect mb mdm -cable type xilinx_platformusb frequency 12000000 USB电缆的有效速度值为： 750000,150000,3000000,6000000,12000000,24000000 ...

评分

等级-LV1-ChipDebug

6年前发布1次阅读

Virtex-II Pro – 输入配置引脚是否具有2.5V和3.3V容差？

问题描述 Virtex-II Pro器件的输入配置引脚是否具有2.5V和3.3V容差？解决/修复方法 Virtex-II Pro专用配置引脚可以按照以下准则使用2.5V或3.3V信号驱动： 2.5V接口： Virtex-II Pro器件上的配置引脚可在推荐的工作条件下以2.5V驱动，适用于Virtex-II Pro数据...

评分

等级-LV1-ChipDebug

6年前发布2次阅读

6.2用于DSP和XST 6.2i的系统生成器 – 当我尝试使用Resource Estimator，ChipScope，或者在使用Alliance ISE安装的目标硬件环路目标时，为什么会出现XST错误？

问题描述一般问题描述：当我尝试使用Resource Estimator，ChipScope，或者在使用Alliance ISE安装的目标硬件环路目标时，为什么会出现XST错误？解决/修复方法这是因为您需要一个包含XST的ISE安装。 ISE Alliance不包含XST。有关包含XST的ISE安装的更多信息...

评分

等级-LV1-ChipDebug

6年前发布3次阅读

6.2i – iMPACT – XCFxxP – 即使未选择并行选项，PROM也在并行模式下编程

问题描述一般问题描述：如果编程了“并行模式”选项，然后在没有选项的情况下重新编程PROM，则不会复位并行位。这导致PROM继续以并行模式编程。解决/修复方法要重置并行位，必须先进行完全独立擦除。然后，您可以在不检查“并行模式”选项的情况下对PROM进...

评分

等级-LV1-ChipDebug

6年前发布2次阅读

LogiCORE Reed Solomon Encoder v5.0 – 为什么GUI符号上有启用Pin，但没有选择启用的选项？

问题描述关键词：CORE Generator，Reed Solomon，编码器，GUI，启用，引脚，选项解决/修复方法（Xilinx答复30177）有关LogiCORE Reed Solomon编码器发行说明和已知问题的详细列表。

评分

等级-LV1-ChipDebug

6年前发布2次阅读

6.2i NGDBuild – （Spartan-3）“警告：LVPECL_25上的NgdBuild：488无效”

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

6年前发布43次阅读

6.1 EDK – MDM，GDB：“错误：无法停止MicroBlaze，状态为0x00000001”

问题描述关键字：EDK，MDM，GDB，MB，MicroBlaze，状态，0x00000000，错误解决/修复方法

评分

等级-LV1-ChipDebug

6年前发布7次阅读

6.1i约束编辑器 – 当我尝试从“高级”选项卡创建OFFSET IN约束时，“填充到设置”窗口中不会显示任何已注册的时间组

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

6年前发布11次阅读

6.1i时序分析器 – 所有Virtex-II Pro PowerPC内核复位引脚都会报告设置违规

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布9次阅读

Virtex-II Pro RocketIO收发器用户指南（v2.0） – LocLattice和封装引脚表中的错误

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布55次阅读

请教ZYNQ的7020跑linux如何注册0-15中断？

该帖子内容已隐藏，请登录后查看

登录后继续查看

FPGA常见问题

评分

等级-LV2-ChipDebug

5年前发布66次阅读

XO3数据手册第50页第3.12节（sysI / O单端直流电气特性）中的表3.11显示了IOL max和IOH max。这些是否超过PVT（工艺，电压，温度）？ PVT目前是否有最低规格？

评分

等级-LV3-ChipDebug

2年前更新8次阅读

SOPC 系统设计入门教程.pdf

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV1-ChipDebug

2年前更新3次阅读

芯片巨头Q3净利润：暴降85%

重要信息
北京时间10月28日，英特尔公布了该公司的2022财年第三季度财报。报告显示，英特尔第三季度营收为153.38亿美元，与去年同期的191.92亿美元相比下降20%；净利润为10.19亿美元，与去年同期的68.23亿美元相比下降85%。不计入某些一次性项目（不按照美国...

FPGA新闻资讯

评分

等级-LV1-ChipDebug

1年前更新0次阅读

Modelsim的仿真之路（结束篇之波形比较）

前言
有备份习惯的人都会在遇到一些问题时，把备份前后的内容进行比较，用以了解改动的地方是否为该问题的导致因素。
在仿真上，...

Modelsim的仿真之路（结束篇之波形比较）-ChipDebug

Modelsim的仿真之路（结束篇之波形比较）-ChipDebug

Modelsim的仿真之路（结束篇之波形比较）-ChipDebug

+18

Modelsim的仿真之路（结束篇之波形比较）-ChipDebug

FPGA常见问题

评分

等级-LV2-ChipDebug

1年前更新59次阅读

如何在vivado中一次性锁定指定模块的全部布局布线

先打开elaborated, synthesized or implemented，然后在tcl中输入以下指令：
lock_design -level routing xxx_module
此命...

如何在vivado中一次性锁定指定模块的全部布局布线-ChipDebug

评分

等级-LV1-ChipDebug

2个月前更新14次阅读

如何在U-BOOT的boot.scr中加载bit文件

转载自网络，原文链接如下：
https://support.xilinx.com/s/article/000035292?language=zh_CN在2020.1版本之后，u-boot阶段...

如何在U-BOOT的boot.scr中加载bit文件-ChipDebug

如何在U-BOOT的boot.scr中加载bit文件-ChipDebug

如何在U-BOOT的boot.scr中加载bit文件-ChipDebug

+2

如何在U-BOOT的boot.scr中加载bit文件-ChipDebug

评分

上一页 1…1046 10471048