SOC FPGA论坛首页-ChipDebug-第22页

SOC FPGA论坛首页-ChipDebug-第22页

等级-LV1-ChipDebug

2年前更新279次阅读

已解决ip核显示灰色不可用，请各位大佬帮忙解答下

添加ip后如图片所示，全部为灰色，芯片型号是一样的，vivado版本也是一样的

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

2年前更新17次阅读

ERROR: Failed polling ready for burst read due to timeout = 5.0 s

原因：可能没有用连续时钟采样。或者时序质量问题，比如抖动太大或者幅度不对。

ERROR: Failed polling ready for burst read due to timeout = 5.0 s-ChipDebug

ERROR: Failed polling ready for burst read due to timeout = 5.0 s-ChipDebug

易灵思(Elitestek)

评分

毛毛是只好汪

等级-LV1-ChipDebug

2年前发布75次阅读

提问开源自定义ip不支持板子，该怎么修改啊

开源自定义ip不支持板子，该怎么修改啊-ChipDebug

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

2年前发布60次阅读

ERROR:JTAG resource = JTAG_USER1 has beenoccupied

解决方案：请查看interface designer中添加了几个JTAG。一般在使用debug时选择的jtag与interface中的JTAG有冲突。如下图，如果两...

ERROR:JTAG resource = JTAG_USER1 has beenoccupied-ChipDebug

ERROR:JTAG resource = JTAG_USER1 has beenoccupied-ChipDebug

ERROR:JTAG resource = JTAG_USER1 has beenoccupied-ChipDebug

易灵思(Elitestek)

评分

等级-LV3-ChipDebug

2年前更新134次阅读

PotatoPie 4.0 实验教程(24) —— FPGA实现摄像头图像中心差分变换

手机扫码链接直达https://item.taobao.com/item.htm?ft=t&id=776516984361为什么要对图像进行中心差分变换？对图像进行中心...

PotatoPie 4.0 实验教程(24) —— FPGA实现摄像头图像中心差分变换-ChipDebug

PotatoPie 4.0 实验教程(24) —— FPGA实现摄像头图像中心差分变换-ChipDebug

PotatoPie 4.0 实验教程(24) —— FPGA实现摄像头图像中心差分变换-ChipDebug

+2

PotatoPie 4.0 实验教程(24) —— FPGA实现摄像头图像中心差分变换-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新368次阅读

PotatoPie 4.0 实验教程(23) —— FPGA实现摄像头图像伽马(Gamma)变换

手机扫码链接直达https://item.taobao.com/item.htm?ft=t&id=776516984361为什么要进行Gamma校正图像的 gamma 校正是一种图...

PotatoPie 4.0 实验教程(23) —— FPGA实现摄像头图像伽马(Gamma)变换-ChipDebug

PotatoPie 4.0 实验教程(23) —— FPGA实现摄像头图像伽马(Gamma)变换-ChipDebug

PotatoPie 4.0 实验教程(23) —— FPGA实现摄像头图像伽马(Gamma)变换-ChipDebug

+7

PotatoPie 4.0 实验教程(23) —— FPGA实现摄像头图像伽马(Gamma)变换-ChipDebug

1

等级-LV3-ChipDebug

2年前更新165次阅读

PotatoPie 4.0 实验教程(22) —— FPGA实现摄像头图像对数(log)变换

手机扫码链接直达https://item.taobao.com/item.htm?ft=t&id=776516984361什么是图像的log变换？总的来说，对数变换是一种常...

PotatoPie 4.0 实验教程(22) —— FPGA实现摄像头图像对数(log)变换-ChipDebug

PotatoPie 4.0 实验教程(22) —— FPGA实现摄像头图像对数(log)变换-ChipDebug

PotatoPie 4.0 实验教程(22) —— FPGA实现摄像头图像对数(log)变换-ChipDebug

+4

PotatoPie 4.0 实验教程(22) —— FPGA实现摄像头图像对数(log)变换-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新167次阅读

PotatoPie 4.0 实验教程(20) —— FPGA实现摄像头图像转灰度图像(RGB2Gray)

手机扫码链接直达https://item.taobao.com/item.htm?ft=t&id=776516984361什么是灰度图？灰度图是一种只包含灰度信息（亮度...

PotatoPie 4.0 实验教程(20) —— FPGA实现摄像头图像转灰度图像(RGB2Gray)-ChipDebug

PotatoPie 4.0 实验教程(20) —— FPGA实现摄像头图像转灰度图像(RGB2Gray)-ChipDebug

PotatoPie 4.0 实验教程(20) —— FPGA实现摄像头图像转灰度图像(RGB2Gray)-ChipDebug

+5

PotatoPie 4.0 实验教程(20) —— FPGA实现摄像头图像转灰度图像(RGB2Gray)-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新218次阅读

PotatoPie 4.0 实验教程(19) —— FPGA实现摄像头RGB图像转YCbCr

手机扫码链接直达https://item.taobao.com/item.htm?ft=t&id=776516984361什么是色彩空间？“色彩空间”一词源于西方的“Col...

PotatoPie 4.0 实验教程(19) —— FPGA实现摄像头RGB图像转YCbCr-ChipDebug

PotatoPie 4.0 实验教程(19) —— FPGA实现摄像头RGB图像转YCbCr-ChipDebug

PotatoPie 4.0 实验教程(19) —— FPGA实现摄像头RGB图像转YCbCr-ChipDebug

+8

PotatoPie 4.0 实验教程(19) —— FPGA实现摄像头RGB图像转YCbCr-ChipDebug

评分

等级-LV3-ChipDebug

2年前发布181次阅读

verilog教程(8)——编译指令

编译预处理是 Verilog HDL 编译系统的一个组成部分，指编译系统会对一些特殊命令进行预处理，然后将预处理结果何源程序一起再进行通常的编译处理。以“ `”（反引号）开始的某些标识符是编译预处理语句。在 Verilog HDL 语言编译时，特定的编译器指令在整个编...

评分

等级-LV3-ChipDebug

2年前更新148次阅读

verilog教程(7)—— verilog的三种建模的代码实现详解

结构建模模块定义结构一个模块module 的结构如下：module module_name
#(parameter_list)
(port_list) ; Declarations_and_State...

verilog教程(7)—— verilog的三种建模的代码实现详解-ChipDebug

verilog教程(7)—— verilog的三种建模的代码实现详解-ChipDebug

verilog教程(7)—— verilog的三种建模的代码实现详解-ChipDebug

verilog教程(7)—— verilog的三种建模的代码实现详解-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新217次阅读

verilog教程(6)—— verilog的三种建模方式

国内verilog教程最出名的就是夏宇闻老先生的书，我个人也是用这本书入门，但是实话讲从后来的工作经验中看，夏先生的书更多的是...

verilog教程(6)—— verilog的三种建模方式-ChipDebug

verilog教程(6)—— verilog的三种建模方式-ChipDebug

verilog教程(6)—— verilog的三种建模方式-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新115次阅读

verilog教程(5)——控制语句

verilog中主要有 if 语句、case语句、for 语句、while语句，由于for并不是所有FPGA开发工具都能综合，而while语句在硬件上并不需要，因此这两个都不讲，有兴趣的自己查看语法书。条件语句if 语句的语法如下：if (condition1) true_statement1 ;
else if (cond...

评分

等级-LV3-ChipDebug

2年前更新155次阅读

verilog教程(4)——运算符和表达式

表达式表达式由运算符和操作数构成，其目的是根据操作符的意义得到一个计算结果。表达式可以在出现数值的任何地方使用。操作数可以是任意的数据类型，只是某些特定的语法结构要求使用特定类型的操作数。操作数可以为常数，整数，实数，线网，寄存器，时间，位...

评分

等级-LV3-ChipDebug

2年前更新271次阅读

verilog教程(3) —— Verilog 数值表示和数据类型

在数字逻辑系统中，只存在高电平和低电平，因此用其表示数字只有整数形式，并存在 3 种表示方法，即：原码表示法（符号加绝对值）、反码表示法（符号加反码）和补码表示法（符号加补码）。这三种在 FPGA 开发中都有着广泛的应用，下面分别讨论。1．原码表示...

1

等级-LV3-ChipDebug

2年前更新255次阅读

verilog教程(2) —— Verilog基础语法

Verilog的基本元素既然Verilog作为硬件描述语言，那它用什么基本元素去描述硬件呢？如下：模块（Module）——verilog的工程由模...

verilog教程(2) —— Verilog基础语法-ChipDebug

verilog教程(2) —— Verilog基础语法-ChipDebug

4

等级-LV3-ChipDebug

2年前更新228次阅读

verilog教程(1) —— verilog进行FPGA设计的基本概念

Verilog HDL 语言的描述层级Verilog HDL 语言描述能力综述使用 Verilog HDL 语言可以从 3 个描述级别的 5 个抽象层次等不同层次...

verilog教程(1) —— verilog进行FPGA设计的基本概念-ChipDebug

verilog教程(1) —— verilog进行FPGA设计的基本概念-ChipDebug

2

等级-LV3-ChipDebug

2年前更新270次阅读

verilog教程(0) ——为什么PotatoPie的例程选择verilog而不是VHDL？

当前业界的硬件描述语言中主要有VHDL 和Verilog HDL还有SystemVerilog，FPGA和ASIC设计使用前两者居多，SystemVerilog用于ASIC的设计居多。Verilog HDL 语言在全球范围具有广泛的用户群，具有超过 80%的行业覆盖率。在美国，使用 Verilog HDL 进行设计的工程...

4

等级-LV1-ChipDebug

2年前发布57次阅读

Modelsim仿真问题

modelsim的仿真中设置Yout的输出形式位Analog(Automatic)时出现Unable to retrive min/max values

FPGA常见问题

评分

等级-LV3-ChipDebug

2年前更新690次阅读

PotatoPie V4.0 入门教程(7) 使用内部逻辑分析仪ChipWatcher进行FPGA调试

前面的教程中我们完成了基于 TD 软件工程的创建、 FPGA 代码的创建、 FPGA程序的下载，FPGA modelsim 的仿真调试，我们现在进行...

PotatoPie V4.0 入门教程(7) 使用内部逻辑分析仪ChipWatcher进行FPGA调试-ChipDebug

PotatoPie V4.0 入门教程(7) 使用内部逻辑分析仪ChipWatcher进行FPGA调试-ChipDebug

PotatoPie V4.0 入门教程(7) 使用内部逻辑分析仪ChipWatcher进行FPGA调试-ChipDebug

+26

PotatoPie V4.0 入门教程(7) 使用内部逻辑分析仪ChipWatcher进行FPGA调试-ChipDebug

评分

等级-LV3-ChipDebug

2年前发布196次阅读

PotatoPie V4.0 入门教程(4)——USB转串口模块驱动安装

从网盘下载串口驱动双击CH341SER.EXE，点击安装等待一会，即可完成安装。

PotatoPie V4.0 入门教程(4)——USB转串口模块驱动安装-ChipDebug

PotatoPie V4.0 入门教程(4)——USB转串口模块驱动安装-ChipDebug

PotatoPie V4.0 入门教程(4)——USB转串口模块驱动安装-ChipDebug

+1

PotatoPie V4.0 入门教程(4)——USB转串口模块驱动安装-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新1688次阅读

PotatoPie V4.0 入门教程(6) ——安路FPGA的modelsim 仿真

为什么需要仿真？仿真有什么优势？在进行FPGA工程开发中，我们免不了需要验证功能是否正确,如果功能不正确就还需要进行调试，有...

PotatoPie V4.0 入门教程(6) ——安路FPGA的modelsim 仿真-ChipDebug

PotatoPie V4.0 入门教程(6) ——安路FPGA的modelsim 仿真-ChipDebug

PotatoPie V4.0 入门教程(6) ——安路FPGA的modelsim 仿真-ChipDebug

+53

PotatoPie V4.0 入门教程(6) ——安路FPGA的modelsim 仿真-ChipDebug

8

等级-LV3-ChipDebug

2年前更新590次阅读

PotatoPie V4.0 入门教程(1)——开发板硬件资源介绍

板载接口介绍左边的有JTAG标识的TypeC口是板载下载器板子上面部分的有UART标识的TypeC口就是USB转串口.上部的CAMERA标识的是摄像...

PotatoPie V4.0 入门教程(1)——开发板硬件资源介绍-ChipDebug

PotatoPie V4.0 入门教程(1)——开发板硬件资源介绍-ChipDebug

PotatoPie V4.0 入门教程(1)——开发板硬件资源介绍-ChipDebug

+6

PotatoPie V4.0 入门教程(1)——开发板硬件资源介绍-ChipDebug

5

等级-LV3-ChipDebug

2年前更新465次阅读

PotatoPie V4.0 入门教程(0)——安路EG4 FPGA架构介绍

在前面的文章 FPGA历史及原理简介中我们对FPGA的基本架构作了简单介绍.这里我们将较为详细地介绍EG4的架构,要学好FPGA,必须清...

PotatoPie V4.0 入门教程(0)——安路EG4 FPGA架构介绍-ChipDebug

PotatoPie V4.0 入门教程(0)——安路EG4 FPGA架构介绍-ChipDebug

PotatoPie V4.0 入门教程(0)——安路EG4 FPGA架构介绍-ChipDebug

+3

PotatoPie V4.0 入门教程(0)——安路EG4 FPGA架构介绍-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新203次阅读

FPGA历史及原理简介

前言讲述FPGA前，我们先讲讲当年中兴被制裁的问题。美国前总统特朗普曾经发布过一条禁令，由于中兴违反了美国的某个条例，禁止美...

FPGA历史及原理简介-ChipDebug

FPGA历史及原理简介-ChipDebug

FPGA历史及原理简介-ChipDebug

+19

FPGA历史及原理简介-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新142次阅读

verilog教程(1) —— Verilog语法简介

Verilog语法入门Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和...

verilog教程(1) —— Verilog语法简介-ChipDebug

verilog教程(1) —— Verilog语法简介-ChipDebug

verilog教程(1) —— Verilog语法简介-ChipDebug

+37

verilog教程(1) —— Verilog语法简介-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新41次阅读

Verilog概念介绍

使用 Verilog 的设计流程下图总结了 ASIC（即门阵列、标准单元）或 FPGA 的高级设计流程。在实际设计情况中，以下部分中描述的每...

Verilog概念介绍-ChipDebug

Verilog概念介绍-ChipDebug

Verilog概念介绍-ChipDebug

Verilog概念介绍-ChipDebug

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

2年前更新98次阅读

ERROR: Interface Designer constraint generation was not successful, will not proceed to efx_pnr… Running placement and routing flow fail,

Traceback (most recent call last):File "F:/efinity/scripts/efx_run_pt.py", line 59, in <module>import engineFile "F:/efinity/pt/binlengine.py",line 24,in <module>from PyQt5 import Qtwidgets, QtGui,QtCoreImportError: DLL load fai...

易灵思(Elitestek)

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

2年前发布295次阅读

精Debug Core UUID mismatch案例总结 – update2

Efinity在Debug时会出现UUID mismatch错误。很多刚开始使用的人经常遇到。下面我们做一个总结。欢迎遇到案例时共同分享。一般...

Debug Core UUID mismatch案例总结 - update2-ChipDebug

Debug Core UUID mismatch案例总结 - update2-ChipDebug

Debug Core UUID mismatch案例总结 - update2-ChipDebug

+2

Debug Core UUID mismatch案例总结 - update2-ChipDebug

易灵思(Elitestek)

评分

等级-LV3-ChipDebug

2年前更新589次阅读

PotatoPie 4.0 实验教程(18) —— FPGA实现OV5640摄像头采集以SDRAM作为显存进行HDMI输出显示

手机扫码链接直达https://item.taobao.com/item.htm?ft=t&id=776516984361上一教程讲完了SDRAM作为缓存HDMI显示，因为摄像头...

PotatoPie 4.0 实验教程(18) —— FPGA实现OV5640摄像头采集以SDRAM作为显存进行HDMI输出显示-ChipDebug

PotatoPie 4.0 实验教程(18) —— FPGA实现OV5640摄像头采集以SDRAM作为显存进行HDMI输出显示-ChipDebug

PotatoPie 4.0 实验教程(18) —— FPGA实现OV5640摄像头采集以SDRAM作为显存进行HDMI输出显示-ChipDebug

+2

PotatoPie 4.0 实验教程(18) —— FPGA实现OV5640摄像头采集以SDRAM作为显存进行HDMI输出显示-ChipDebug

0

上一页 1…20 212223 24…1068 下一页跳转