SOC FPGA论坛首页-ChipDebug-第2页

SOC FPGA论坛首页-ChipDebug-第2页

等级-LV1-ChipDebug

16天前更新9次阅读

提问NIOS II 使用Remote Update跳转一直重启

NIOS II 使用Remote Update跳转一直重启-ChipDebug

评分

等级-LV1-ChipDebug

9个月前更新47次阅读

亿灵思软件使用指南（一）软件安装

本视频介绍了 Windows 系统下亿灵思软件的安装过程和注意事项，以及 Licence文件的导入过程，指导开发人员快速完成软件安装和软件注册。链接：https://pan.baidu.com/s/1EFipn_hpOzO3_OX69iE7aw提取码：1111elinx安装包Licence文件私信申请

中科亿海微(ehiway)

评分

等级-LV1-ChipDebug

17天前更新9次阅读

提问Nios II gen2固化到EPCS16中，一直失败，有没有大神帮忙看一下

Info: 2024-4-15 18:03:11 - (详细) sof2flash: StartingInfo: 2024-4-15 18:03:14 - (详细) sof2flash: DoneInfo: Using cable "USB-Blaster [USB-0]", device 1, instance 0x00Info: Resetting and pausing target processor: Info: OKInfo: Reading System...

评分

等级-LV3-ChipDebug

2年前更新332次阅读

Cordic算法FPGA实现距离计算distance=√(x^2+y^2 )(含python和verilog代码)

“ 上一篇文章Cordic算法FPGA实现cos,sin讲解了Cordic算法实现sin,cos等函数，本篇讲解Cordic算法实现distance=√(x^2+y^2 )，即...

Cordic算法FPGA实现距离计算distance=√(x^2+y^2 )(含python和verilog代码)-ChipDebug

FPGA常见问题

评分

等级-LV2-ChipDebug

17天前更新90次阅读

安路AXI 接口的SDRAM精简控制器例程，基于EG4S20

该帖子部分内容已隐藏

评分

等级-LV2-ChipDebug

5个月前更新55次阅读

PotatoPie 2.1/3.0 教程(8)——实验7 EF2 FPGA ERAM 读写例程

该例程通过设计 ERAM 控制模块实现对双端口模式下的 ERAM 分别写读操作，通过抓取写读数据判断该例程的正确性，并使用 SW1 按键...

PotatoPie 2.1/3.0 教程(8)——实验7 EF2 FPGA ERAM 读写例程-ChipDebug

PotatoPie 2.1/3.0 教程(8)——实验7 EF2 FPGA ERAM 读写例程-ChipDebug

PotatoPie 2.1/3.0 教程(8)——实验7 EF2 FPGA ERAM 读写例程-ChipDebug

评分

等级-LV2-ChipDebug

2个月前发布94次阅读

PotatoPie网盘资料打包下载方法

链接一般是带密码的，所以不需要输密码，点继续就可以进行下载。可以一项项下载，也可以打包下载

PotatoPie网盘资料打包下载方法-ChipDebug

PotatoPie网盘资料打包下载方法-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新2777次阅读

精为什么verilog 仿真输出都是红线

经常有学习Verilog的新人问我：为什么我仿真的时候发现所有的模块输出都是红线？一开始我都还是不厌其烦地帮助大家一点点分析代码，因为红线在仿真器中代表不确定态，而不确定态的成因是多种多样的。但是看过了无数新人案例后我发现，其实新人出现这种问题的...

6

等级-LV2-ChipDebug

28天前更新25次阅读

PotatoPie 4.0 实验教程(7)——FPGA芯片内置ERAM读写例程

该例程通过设计 ERAM 控制模块实现对双端口模式下的 ERAM 分别写读操作，通过抓取写读数据判断该例程的正确性，并使用 SW1 按键...

PotatoPie 4.0 实验教程(7)——FPGA芯片内置ERAM读写例程-ChipDebug

PotatoPie 4.0 实验教程(7)——FPGA芯片内置ERAM读写例程-ChipDebug

PotatoPie 4.0 实验教程(7)——FPGA芯片内置ERAM读写例程-ChipDebug

评分

等级-LV1-ChipDebug

6年前发布11次阅读

为什么Altera PLL无法启动？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

2天前更新26次阅读

PotatoPie 4.0 实验教程(33) —— FPGA实现摄像头视频图像叠加

手机扫码链接直达https://item.taobao.com/item.htm?ft=t&id=776516984361什么是视频水印？视频水印就是图像叠加，跟画中画...

PotatoPie 4.0 实验教程(33) —— FPGA实现摄像头视频图像叠加-ChipDebug

PotatoPie 4.0 实验教程(33) —— FPGA实现摄像头视频图像叠加-ChipDebug

PotatoPie 4.0 实验教程(33) —— FPGA实现摄像头视频图像叠加-ChipDebug

评分

等级-LV1-ChipDebug

2年前更新177次阅读

基于FPGA的扩频通信系统设计（附matlab和verilog代码）

导读在无线通信系统中，普遍使用扩频通信技术，因此扩频技术对通信系统具有重要的现实意义。直接序列扩频技术是应用最广的一种扩...

基于FPGA的扩频通信系统设计（附matlab和verilog代码）-ChipDebug

基于FPGA的扩频通信系统设计（附matlab和verilog代码）-ChipDebug

基于FPGA的扩频通信系统设计（附matlab和verilog代码）-ChipDebug

+41

基于FPGA的扩频通信系统设计（附matlab和verilog代码）-ChipDebug

5

等级-LV2-ChipDebug

2年前发布142次阅读

FPGA PCIE 入门资料 —— PCI Express 体系结构导读.pdf 和全网最全的PCIE 标准

PCI Express System Architecture.pdfPCI Express 体系结构导读（王齐）.pdfPCI-Express-Card-Electromechanical-Specificatio...

FPGA PCIE 入门资料 —— PCI Express 体系结构导读.pdf 和全网最全的PCIE 标准-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV1-ChipDebug

6年前发布59次阅读

ispVM Embedded和EPROM版本有什么区别？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

2年前更新2568次阅读

精FPGA通过MII RGMII接口进行UDP以太网数据通信的教程分享

FPGA RGMII GMII MII接口以太网通讯之以太网简介以太网是一种产生较早，使用相当广泛的局域网。其最初是由Xerox（施乐）公司创建...

FPGA通过MII RGMII接口进行UDP以太网数据通信的教程分享-ChipDebug

FPGA通过MII RGMII接口进行UDP以太网数据通信的教程分享-ChipDebug

FPGA通过MII RGMII接口进行UDP以太网数据通信的教程分享-ChipDebug

+19

FPGA通过MII RGMII接口进行UDP以太网数据通信的教程分享-ChipDebug

2

等级-LV1-ChipDebug

2年前更新45次阅读

赛灵思的DDR IP手册ug586翻译和学习（4）第四章 User Interface的使用方式

赛灵思公司（Xilinx）的手册UG586：zynq-7000 AP Soc and 7 Series Devices Memory Interface Solutions，介绍的是DDR的IP核相关...

赛灵思的DDR IP手册ug586翻译和学习（4）第四章 User Interface的使用方式-ChipDebug

赛灵思的DDR IP手册ug586翻译和学习（4）第四章 User Interface的使用方式-ChipDebug

赛灵思的DDR IP手册ug586翻译和学习（4）第四章 User Interface的使用方式-ChipDebug

+13

赛灵思的DDR IP手册ug586翻译和学习（4）第四章 User Interface的使用方式-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新3485次阅读

精MCU模拟JTAG接口对LATTICE CPLD进行在线编程加载

作者：Rock.Ding（莱迪思半导体公司）关键字：MCU, JTAG, 在线编程, CPLD。前言CPLD(Complex Programmable Logic Device)复杂可...

MCU模拟JTAG接口对LATTICE CPLD进行在线编程加载-ChipDebug

MCU模拟JTAG接口对LATTICE CPLD进行在线编程加载-ChipDebug

Lattice-莱迪斯

6

等级-LV1-ChipDebug

23天前发布9次阅读

ip核显示灰色不可用，请各位大佬帮忙解答下

添加ip后如图片所示，全部为灰色，芯片型号是一样的，vivado版本也是一样的

评分

等级-LV2-ChipDebug

5年前发布100次阅读

【分享】一个FPGA实现sobel边缘检测的例子(含matlab和verilog源码)

该帖子内容已隐藏，请评论后查看

登录后继续评论

FPGA常见问题

评分

等级-LV2-ChipDebug

2年前更新50次阅读

发个quartus prime pro 的license

该帖子内容已隐藏，请登录后查看

登录后继续查看

1

等级-LV2-ChipDebug

6年前发布35次阅读

VIVADO——级联BuffGMUX驱动时钟的约束方法

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

31天前更新28次阅读

已解决新项目的工程流程

您好，这里如果自己写代码，写好代码后改怎么操作呢？

新项目的工程流程-ChipDebug

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

30天前发布11次阅读

ERROR: Interface Designer constraint generation was not successful, will not proceed to efx_pnr… Running placement and routing flow fail,

Traceback (most recent call last):File "F:/efinity/scripts/efx_run_pt.py", line 59, in <module>import engineFile "F:/efinity/pt/binlengine.py",line 24,in <module>from Pyot5 import Qtwidgets, QtGui,QtCoreImportError: DLL load fai...

易灵思(Elitestek)

评分

等级-LV2-ChipDebug

2年前更新397次阅读

Vivado HLS权威中文教程来了！

大家看翻译和审阅也知道这本书比较权威了吧，现在笔者免费分享《FPGA并行编程》，百度云链接如下：有人问c++什么教程比较好，配...

Vivado HLS权威中文教程来了！-ChipDebug

2

等级-LV2-ChipDebug

2年前更新244次阅读

7系列MIG DDR3 SRAM – DDR3接口的DCI VRP / VRN参考电阻值是多少？

描述MIG对DDR3接口使用SSTL15_T_DCI（DQ）和DIFF_SSTL15_T_DCI（DQS）。 7系列FPGA SelectIO资源用户指南声明“分离终端DCI使用两个电阻值（2R）的两个电阻创建一个戴维宁等效电路。”这导致VRN / VRP参考电阻为100欧姆，以实现50欧姆的戴维宁等效终端。 Virt...

评分

等级-LV1-ChipDebug

2年前发布35次阅读

altera FPGA CPLD 设计基础篇.pdf

altera FPGA CPLD 设计基础篇.pdf-ChipDebug

评分

等级-LV2-ChipDebug

2年前更新388次阅读

黑金K7325开发板资料免费分享，含源码和教程

资料内容如下图，资料下载文末！如链接过期，请提醒我补码。

黑金K7325开发板资料免费分享，含源码和教程-ChipDebug

黑金K7325开发板资料免费分享，含源码和教程-ChipDebug

0

等级-LV2-ChipDebug

5个月前更新43次阅读

PotatoPie 2.1/3.0 教程(10)——实验9 EF2 FPGA LVDS 通信测试例程

LVDS 通信测试实现功能概括：实现 PotatoPie板 LVDS 数据回环。功能说明：使用 PotatoPie开发板进行了数据的 LVDS 回环通信，...

PotatoPie 2.1/3.0 教程(10)——实验9 EF2 FPGA LVDS 通信测试例程-ChipDebug

PotatoPie 2.1/3.0 教程(10)——实验9 EF2 FPGA LVDS 通信测试例程-ChipDebug

评分

等级-LV2-ChipDebug

6年前发布33次阅读

MIG 7系列 – MIG是否在保留的PUDC_B配置引脚上分配存储器接口引脚？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

1个月前更新9次阅读

Lattice_DDR存储器设计规则(ecp系列)

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

上一页 123 4…1048 下一页