SOC FPGA论坛首页-ChipDebug-第2页

SOC FPGA论坛首页-ChipDebug-第2页

等级-LV4-ChipDebug

3年前发布54次阅读

开源的可用于FPGA的usb 协议监听IP

这个IP核是一个 HS/FS USB2.0 分析器（USB 总线嗅探器）。该内核监控 UTMI 接口并通过 AXI-4 总线主接口将看到的流量记录到内存缓冲区。可以连续提取日志格式（连续捕获模式），或者当内存缓冲区已满时内核可以停止捕获（单次模式）。使用 AXI4-Lite 从接口执...

FPGA开源项目

评分

等级-LV3-ChipDebug

7个月前更新6915次阅读

PotatoPie 4.0开发板教程目录（2024/06/08）

开发板购买链接直达https://item.taobao.com/item.htm?ft=t&id=776516984361手机扫码Verilog HDL语法教程FPGA开发语言的基础...

PotatoPie 4.0开发板教程目录（2024/06/08）-ChipDebug

PotatoPie 4.0开发板教程目录（2024/06/08）-ChipDebug

4

等级-LV4-ChipDebug

3年前更新3866次阅读

精MCU模拟JTAG接口对LATTICE CPLD进行在线编程加载

作者：Rock.Ding（莱迪思半导体公司）关键字：MCU, JTAG, 在线编程, CPLD。前言CPLD(Complex Programmable Logic Device)复杂可...

MCU模拟JTAG接口对LATTICE CPLD进行在线编程加载-ChipDebug

MCU模拟JTAG接口对LATTICE CPLD进行在线编程加载-ChipDebug

Lattice-莱迪斯

6

XL_易灵思FPGA

等级-LV2-ChipDebug

7个月前更新107次阅读

Efinity FIFO IP仿真问题 -v1

Efinity目前不支持联合仿真，只能通过调用源文件仿真。
我们生成一个fifo IP命名为fifo_sim
在Deliverables中保留Testbench的选...

Efinity FIFO IP仿真问题 -v1-ChipDebug

Efinity FIFO IP仿真问题 -v1-ChipDebug

Efinity FIFO IP仿真问题 -v1-ChipDebug

+6

Efinity FIFO IP仿真问题 -v1-ChipDebug

易灵思(Elitestek)

评分

等级-LV1-ChipDebug

3年前更新149次阅读

基于 FPGA 的模拟 I²C协议设计（附verilog代码）

导读
I²C（Inter-Integrated Circuit），其实是 I²C Bus简称，中文就是集成电路总线，它是一种串行通信总线，使用多主从架构，...

基于 FPGA 的模拟 I²C协议设计（附verilog代码）-ChipDebug

基于 FPGA 的模拟 I²C协议设计（附verilog代码）-ChipDebug

基于 FPGA 的模拟 I²C协议设计（附verilog代码）-ChipDebug

+18

基于 FPGA 的模拟 I²C协议设计（附verilog代码）-ChipDebug

FPGA常见问题

1

等级-LV2-ChipDebug

11个月前更新152次阅读

基于FPGA实现UDP协议（包含源工程文件）

01概括网上关于UDP和TCP的优缺点对比其实很多，可以自行搜索，本文简要概括一下优缺点。TCP优点是稳定，接收端接收到TCP数据报文...

基于FPGA实现UDP协议（包含源工程文件）-ChipDebug

基于FPGA实现UDP协议（包含源工程文件）-ChipDebug

基于FPGA实现UDP协议（包含源工程文件）-ChipDebug

+31

基于FPGA实现UDP协议（包含源工程文件）-ChipDebug

1

等级-LV4-ChipDebug

3年前更新1189次阅读

精FPGA实现基于LUT（查找表）的DDS的设计(含matlab和verilog源码)

基于LUT的DDS的设计DDS(Direct Digital Synthesis)直接数字频率合成技术由USA J.Tierncy首先提出。它是一种以数字信号处理理论为...

FPGA实现基于LUT（查找表）的DDS的设计(含matlab和verilog源码)-ChipDebug

FPGA实现基于LUT（查找表）的DDS的设计(含matlab和verilog源码)-ChipDebug

FPGA实现基于LUT（查找表）的DDS的设计(含matlab和verilog源码)-ChipDebug

+1

FPGA实现基于LUT（查找表）的DDS的设计(含matlab和verilog源码)-ChipDebug

FPGA常见问题

4

等级-LV1-ChipDebug

5个月前发布24次阅读

PCIE协议和mindshare

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV1-ChipDebug

2年前更新39次阅读

国外FPGA数字设计推荐书籍免费下载

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV1-ChipDebug

2年前更新113次阅读

高速电路设计实践.pdf

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV1-ChipDebug

2年前发布71次阅读

分享一大波FPGA相关论文，共计204M

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV1-ChipDebug

2年前更新403次阅读

两本FPGA自制CPU的书《CPU设计实战》《 CPU自制入门》分享

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

1

等级-LV1-ChipDebug

2年前更新106次阅读

时序约束电子书（补发）

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

2年前更新26次阅读

TI的一个频谱分析软件High Speed Data Converter Pro安装包

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV1-ChipDebug

2年前更新190次阅读

FPGA设计实战演练（逻辑篇）+ FPGA设计实战演练（高级技巧篇）PDF免费下载

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV2-ChipDebug

8年前发布106次阅读

Diamond 3.9 64-bit Encryption Pack for Windows这个工具谁有？

我司有一块VERSA ECP3的评估板被之前的FAE加密了，需要安装Diamond 3.9 64-bit Encryption Pack for Windows这个工具，我到官网下载官官网要求审核我的信息，48小时后回复我，可是我没有等到回复，这个软件还是下载不了，版本比它低的也是一样下载不了。

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

3年前更新188次阅读

Zynq-7000示例设计 – 通过EMIO的GMII以太网

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV4-ChipDebug

3年前更新144次阅读

xilinx FPGA 如何使向量乘法映射到DSP58中？

相比于 DSP48 , Versal ACAP 中的 DSP58 功能更加多样化，同时 Fmax也有很大提升。我们将关注点放在DSp58 的向量乘法功能上。先...

xilinx FPGA 如何使向量乘法映射到DSP58中？-ChipDebug

评分

等级-LV1-ChipDebug

2年前更新65次阅读

FPGA设计实战演练逻辑篇 pdf

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV2-ChipDebug

3年前更新139次阅读

高云CPLD-FPGA资料分享

│ DK-START-GW2A55_SCH_V1.3.pdf│ tree.txt│ UG295-1.2_Gowin闪存资源(User_Flash)用户指南.pdf│ ├─云源软件├─可靠性相关│ PK100-1.02_器件包装规范.pdf│ QF100-1.03_可靠性报告.pdf│ ├─小蜜蜂家族应用手册│ IPUG529-1.0_SPMI用户指南.pdf│ TN...

1

等级-LV1-ChipDebug

7年前发布53次阅读

Zynq-7000示例设计 – 从块RAM到OCM的高速缓存相干CDMA传输

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

2个月前更新1752次阅读

EDA仿真调试软件VCS2020和Verdi2020下载分享

该帖子部分内容已隐藏

8

等级-LV3-ChipDebug

1年前更新277次阅读

PotatoPie 4.0 实验教程(17) —— FPGA实现SDRAM作为显存进行HDMI输出显示

手机扫码链接直达https://item.taobao.com/item.htm?ft=t&id=776516984361这个实验与上一个实验相比是加入了SDRAM，加入SDRA...

PotatoPie 4.0 实验教程(17) —— FPGA实现SDRAM作为显存进行HDMI输出显示-ChipDebug

PotatoPie 4.0 实验教程(17) —— FPGA实现SDRAM作为显存进行HDMI输出显示-ChipDebug

评分

等级-LV2-ChipDebug

3年前更新3068次阅读

精FPGA通过MII RGMII接口进行UDP以太网数据通信的教程分享

FPGA RGMII GMII MII接口以太网通讯之以太网简介以太网是一种产生较早，使用相当广泛的局域网。其最初是由Xerox（施乐）公司创建...

FPGA通过MII RGMII接口进行UDP以太网数据通信的教程分享-ChipDebug

FPGA通过MII RGMII接口进行UDP以太网数据通信的教程分享-ChipDebug

FPGA通过MII RGMII接口进行UDP以太网数据通信的教程分享-ChipDebug

+19

FPGA通过MII RGMII接口进行UDP以太网数据通信的教程分享-ChipDebug

2

等级-LV1-ChipDebug

2年前更新275次阅读

感知起源招聘FPGA工程师（坐标北京）

该帖子内容已隐藏，请评论后查看

登录后继续评论

FPGA招聘信息

1

等级-LV1-ChipDebug

7年前发布10次阅读

10.1 ChipScope Pro – “错误：Xst：1617 – 处理TIMESPEC TS_U_TO_D：用户TIMEGRP'D_CLK'必须先在FROM / TO约束中定义。”

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV4-ChipDebug

3年前更新24次阅读

HDLC (High-level Data Link Control) VHDL 源码分享

HDLCHDLC（高级数据链路控制）是一组用于在点对点节点之间传输同步数据包的协议。在这个控制器中，数据被组织成帧。HDLC 协议位...

HDLC (High-level Data Link Control) VHDL 源码分享-ChipDebug

HDLC (High-level Data Link Control) VHDL 源码分享-ChipDebug

FPGA开源项目

评分

等级-LV4-ChipDebug

3年前更新15次阅读

分享个wishbone接口的HDLC 协议 VHDL源码

前面分享了一个HDLC协议源码https://chipdebug.com/forum-post/40912.html，这里再分享个wishbone接口的HDLC 协议 verilog 源码...

分享个wishbone接口的HDLC 协议 VHDL源码-ChipDebug

FPGA开源项目

评分

等级-LV4-ChipDebug

3年前发布63次阅读

FPGA上最简单的 DVI / HDMI frame_buffer(帧缓冲区)开源代码

该组件允许将 DVI/HDMI 输出添加到您的 FPGA 项目中。IP 从外部 AXI-4 内存目标获取像素数据，并转换为适合从 FPGA 驱动 DVI 或 ...

FPGA上最简单的 DVI / HDMI frame_buffer(帧缓冲区)开源代码-ChipDebug

FPGA开源项目

评分

等级-LV4-ChipDebug

3年前更新48次阅读

适用于xilinx FPGA的 FTDI FT245 同步异步 FIFO 桥接源码

FTDI FT245 同步/异步 FIFO 桥该组件提供了从 FTDI 异步或同步 FIFO 接口（例如在 FT245 或 FT2232 上找到）到 AXI4 主设备和 GPIO 接口的桥接。FT2232 等设备必须使用 FTDI 的 FT_PROG EEPROM 编程工具切换到 FIFO 模式。支持它的 FTDI 设备的异步和同步模式...

FPGA开源项目

评分

上一页 123 4…1063 下一页跳转