SOC FPGA论坛首页-ChipDebug-第3页

SOC FPGA论坛首页-ChipDebug-第3页

等级-LV4-ChipDebug

1年前更新91次阅读

一个基于xilinx Artix7 实现的全开源的PCIE项目，

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

2年前更新79次阅读

xilinx FPGA上可用开源的 AXI SPI-Flash XIP 接口verilog源码

该帖子部分内容已隐藏

FPGA开源项目

评分

等级-LV3-ChipDebug

5个月前更新97次阅读

FPGA开发红外热成像仪的基本原理及应用

什么是红外热成像仪？红外热成像仪是一种利用红外辐射检测和成像的设备，可以显示物体的温度分布。它通过捕捉不同温度物体发出的...

FPGA开发红外热成像仪的基本原理及应用-ChipDebug

FPGA开发红外热成像仪的基本原理及应用-ChipDebug

FPGA开发红外热成像仪的基本原理及应用-ChipDebug

+49

FPGA开发红外热成像仪的基本原理及应用-ChipDebug

1

等级-LV3-ChipDebug

1年前更新492次阅读

PotatoPie 4.0 实验教程(18) —— FPGA实现OV5640摄像头采集以SDRAM作为显存进行HDMI输出显示

手机扫码链接直达https://item.taobao.com/item.htm?ft=t&id=776516984361上一教程讲完了SDRAM作为缓存HDMI显示，因为摄像头...

PotatoPie 4.0 实验教程(18) —— FPGA实现OV5640摄像头采集以SDRAM作为显存进行HDMI输出显示-ChipDebug

PotatoPie 4.0 实验教程(18) —— FPGA实现OV5640摄像头采集以SDRAM作为显存进行HDMI输出显示-ChipDebug

PotatoPie 4.0 实验教程(18) —— FPGA实现OV5640摄像头采集以SDRAM作为显存进行HDMI输出显示-ChipDebug

+2

PotatoPie 4.0 实验教程(18) —— FPGA实现OV5640摄像头采集以SDRAM作为显存进行HDMI输出显示-ChipDebug

0

等级-LV1-ChipDebug

7年前发布64次阅读

“在并行端口地址0x0378上检测到ispDOWNLOAD电缆的原因是什么？但是，电路板电源未打开。”来自ispVM系统软件的错误消息？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

3个月前发布32次阅读

提问AL-LINK驱动安装失败

我重启了电脑和设置BIOS中的“Secure Boot”为disable均无法安装驱动，怎么解决？我的驱动目录和网站上教程不一样（补充：Potato...

AL-LINK驱动安装失败-ChipDebug

AL-LINK驱动安装失败-ChipDebug

AL-LINK驱动安装失败-ChipDebug

评分

等级-LV1-ChipDebug

5年前发布79次阅读

lattice ICE40 系列如何配置它的内存使他脱离外部FLASH 存储在非易失性存储器

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

3年前更新90次阅读

易灵思FPGA 模拟HDMI 1.4 跑到750MHz(1080P显示)

易灵思钛金系列FPGA Ti60F255的开发板一直没能挤出时间来移植一下HDMI 1.4的显示方案，今天我们就来挑战一下IO模拟1080P60，把易...

易灵思FPGA 模拟HDMI 1.4 跑到750MHz(1080P显示)-ChipDebug

易灵思FPGA 模拟HDMI 1.4 跑到750MHz(1080P显示)-ChipDebug

易灵思FPGA 模拟HDMI 1.4 跑到750MHz(1080P显示)-ChipDebug

+8

易灵思FPGA 模拟HDMI 1.4 跑到750MHz(1080P显示)-ChipDebug

易灵思(Elitestek)

评分

等级-LV2-ChipDebug

3年前更新97次阅读

易灵思开发工具IDE软件下载

易灵思的东西挺小众，自己玩玩可以，做产品的话还是三思。废话不多说，直接上网盘：

易灵思(Elitestek)

评分

等级-LV1-ChipDebug

1年前发布54次阅读

gowin如何修改ip核

高云gowin是不是只支持配置ip核不支持修改ip核

评分

等级-LV1-ChipDebug

2个月前更新13次阅读

提问安路 PH1 LVDS rx 应该如何使用与调试？

目前给的LVDS rx 为一个源码模块，但是我收到前端数据解码点屏画面会闪烁黑色，但是没有相关调试经验，请问大家是如何调试这部...

安路 PH1 LVDS rx 应该如何使用与调试？-ChipDebug

评分

等级-LV1-ChipDebug

2年前更新96次阅读

FPGA实现MPU6050姿态解算

一. 简介
在之前的文章中(很久之前了(CSND中))，已经通过FPGA获取到了MPU6050的六轴数据: 三轴加速和三轴角速度，但是没有对它进行然后处理。那么在本篇文章中，将利用Cordic算法来进行姿态解算。
二. 踩坑分享
在进行姿态解算分享之前，先分享一个踩坑...

FPGA开源项目

评分

等级-LV1-ChipDebug

2年前更新63次阅读

FPGA实现平衡小车

一. 硬件介绍
底板资源:
TB6612电机驱动芯片 * 2
MPU6050陀螺仪

FPGA实现平衡小车-ChipDebug

FPGA实现平衡小车-ChipDebug

FPGA实现平衡小车-ChipDebug

FPGA实现平衡小车-ChipDebug

FPGA开源项目

评分

等级-LV2-ChipDebug

1年前更新152次阅读

如何获取xilinx 7系列和UltraScale系列 FPGA的device DNA？（含源码）

一、什么是FPGA的Device DNA？FPGA的Device DNA通常指的是芯片的唯一识别码，也被称为设备序列号（Device Serial Number）或设...

如何获取xilinx 7系列和UltraScale系列 FPGA的device DNA？（含源码）-ChipDebug

如何获取xilinx 7系列和UltraScale系列 FPGA的device DNA？（含源码）-ChipDebug

如何获取xilinx 7系列和UltraScale系列 FPGA的device DNA？（含源码）-ChipDebug

如何获取xilinx 7系列和UltraScale系列 FPGA的device DNA？（含源码）-ChipDebug

评分

等级-LV1-ChipDebug

7年前发布71次阅读

我们如何在ICE40器件中将专用RGB，IR引脚作为 GPIO使用？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

3年前更新59次阅读

FPGA设计中RAM和ROM初始化的方法

FPGA设计中RAM和ROM作为存储器用来存储可变或不可变类型的数据，根据使用场景不同有不同的初始化方法。ROM初始化一般是加载固定数据，RAM声明时默认为不定态数据，初始化时可以让数据为全1或者全0.
RAM的初始化方法
方法1：小型RAM复位时按地址写入初...

FPGA常见问题

评分

等级-LV2-ChipDebug

3年前更新9979次阅读

精LATTICE的FPGA开发软件diamond的安装及LICENSE授权教程

该帖子部分内容已隐藏

Lattice-莱迪斯

9

等级-LV2-ChipDebug

2年前更新469次阅读

【转】FPGA基础入门实现图像暗通道输出（FPGA去雾算法相关）

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

3

等级-LV2-ChipDebug

9个月前更新136次阅读

最全 Modelsim 学习资料集分享

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

1

等级-LV1-ChipDebug

2个月前发布15次阅读

BRAM IP 复位信号无效

经过测试发现BRAM IP通过复位口一键复位没有效果，一开始以为是复位高电平时间过短，就持续了十几个周期，也没有复位，只能通过写0来复位。对接的代理技术支持说复位口确实无法复位，和ram的架构有关系，那如果BRAM会这样，那其余memory IP会不会也有相同的问...

易灵思(Elitestek)

评分

等级-LV1-ChipDebug

3年前更新238次阅读

基于STM32的Intel-Altera FPGA下载器USB Blaster免费分享

众所周知，FPGA两大巨头：Xilinx和Altera，前几天我们分享了如何制作一款Xilinx的下载器：基于FT2232的低成本、开源的Xilinx HS-...

基于STM32的Intel-Altera FPGA下载器USB Blaster免费分享-ChipDebug

基于STM32的Intel-Altera FPGA下载器USB Blaster免费分享-ChipDebug

基于STM32的Intel-Altera FPGA下载器USB Blaster免费分享-ChipDebug

+3

基于STM32的Intel-Altera FPGA下载器USB Blaster免费分享-ChipDebug

评分

等级-LV4-ChipDebug

2年前更新520次阅读

Quartus IP核破解及相关IP核代码

altera 提供了很多的IP核，在开发FPGA项目时候可以大大提高效率，但是网上的证书只有NIOS II 的授权。如何获取全部授权呢？
其实很简单，打开license.DAT
应该是这样：
FEATURE quartus alterad 2037.12 permanent uncounted 385FB2185EE1

2

等级-LV3-ChipDebug

10天前更新8413次阅读

PotatoPie 4.0开发板教程目录（2024/06/08）

开发板购买链接直达https://item.taobao.com/item.htm?ft=t&id=776516984361手机扫码常见问题处理：TD软件安装及AL-Link驱动...

PotatoPie 4.0开发板教程目录（2024/06/08）-ChipDebug

9

等级-LV2-ChipDebug

1年前更新517次阅读

精最全最权威的vivado官方入门教程《vivado从此开始》pdf书、视频教程和ppt

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

2

等级-LV3-ChipDebug

2年前更新386次阅读

安路TangDynasty(TD)中如何生成自定义IP？

在 FPGA 的设计过程中，用户若不愿让第三方看到自己的源代码，可以对设计的源代码实施保护措施，即将源代码单独做成一个 IP 模...

安路TangDynasty(TD)中如何生成自定义IP？-ChipDebug

安路TangDynasty(TD)中如何生成自定义IP？-ChipDebug

安路TangDynasty(TD)中如何生成自定义IP？-ChipDebug

+2

安路TangDynasty(TD)中如何生成自定义IP？-ChipDebug

评分

等级-LV1-ChipDebug

7年前发布58次阅读

如何删除错误验证失败 – 使用Diamond Programmer编程ispMACH设备时“函数VERIFY_USERCODE失败”？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

1

等级-LV1-ChipDebug

8个月前发布178次阅读

allegro17.4和allegro16.6同时安装方法

1. 先装17.4和license Manger软件安装包下载解压打开解压DVD2和打开DVD1文件夹a. 安装license Manger打开SPB17.40.000.Full.Setu...

allegro17.4和allegro16.6同时安装方法-ChipDebug

allegro17.4和allegro16.6同时安装方法-ChipDebug

allegro17.4和allegro16.6同时安装方法-ChipDebug

+22

allegro17.4和allegro16.6同时安装方法-ChipDebug

评分

等级-LV2-ChipDebug

3年前更新152次阅读

Intel Altera 开发工具 Quartus_21.2专业版破解器

仅作学习之用，版权（是的，你没听错）归题图所有。

Intel Altera 开发工具 Quartus_21.2专业版破解器-ChipDebug

2

等级-LV4-ChipDebug

3年前更新261次阅读

vivado 2019.2 在ubuntu20.04 上安装到最后阶段时卡住的解决办法!

vivado 2019.2 在linux 下安装的过程中,前面一切很顺利,最后到这个generating installed device list的地方就卡住了, 命令行报错...

vivado 2019.2 在ubuntu20.04 上安装到最后阶段时卡住的解决办法!-ChipDebug

1

等级-LV1-ChipDebug

3个月前发布20次阅读

已解决modelsim调用安路仿真，报错这个

modelsim调用安路仿真，报错这个

modelsim调用安路仿真，报错这个-ChipDebug

评分

上一页 1 234 5…1066 下一页跳转