SOC FPGA论坛首页-ChipDebug-第3页

SOC FPGA论坛首页-ChipDebug-第3页

等级-LV1-ChipDebug

3个月前发布16次阅读

提问vivado仿真

ERROR: [VRFC 10-2063] Module <uart_rx> not found while processing module instance <u_uart_rx> [E:/fpga program/uart/uart.srcs/sources_1/new/uart.v:144]请问这个问题该怎么解决

FPGA常见问题

评分

等级-LV3-ChipDebug

46天前更新157次阅读

PotatoPie 4.0 实验教程(8)——FPGA芯片内置DSP乘法器实现

功能概括：实现对 FPGA 芯片内部 DSP 乘法器功能的验证。功能说明：将多种不同符号的乘数送入例化后的 DSP IP 核，通过...

PotatoPie 4.0 实验教程(8)——FPGA芯片内置DSP乘法器实现-ChipDebug

PotatoPie 4.0 实验教程(8)——FPGA芯片内置DSP乘法器实现-ChipDebug

PotatoPie 4.0 实验教程(8)——FPGA芯片内置DSP乘法器实现-ChipDebug

+4

PotatoPie 4.0 实验教程(8)——FPGA芯片内置DSP乘法器实现-ChipDebug

评分

等级-LV1-ChipDebug

1个月前发布21次阅读

提问基本FPGA或者树莓派或者其它微处理器（尽量压缩成本且完成项目）DFB激光器稳频

项目是DFB激光器稳频。目前光信号已转化为8路电压信号，只差一个数字电路反馈系统，采集8路电压信号（采样率 200k以上，精度16以...

基本FPGA或者树莓派或者其它微处理器（尽量压缩成本且完成项目）DFB激光器稳频-ChipDebug

FPGA常见问题

评分

等级-LV2-ChipDebug

46天前更新1035次阅读

已解决ddr3 存储器的 on the fly 是什么意思？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

-3

等级-LV4-ChipDebug

3个月前发布25次阅读

DR1器件FD裸机驱动例程

如下图：在右侧就可以看到例程文件和代码。

评分

等级-LV1-ChipDebug

5个月前更新24次阅读

已解决裸程序运行VDMA，使linux系统挂起！

采用zynq 7020芯片，cpu0运行linux（已经限定使用cpu0),cpu1运行裸机程序（程序只是配置一下PL端vdma及hdmi输出）。问题是启动linux后通过应用程序启动cpu1,CPU1程序运行，但是执行到vdma的初始化函数后，linux系统挂起。PL端通过VDMA将摄像头数据写入DDR,并...

评分

等级-LV3-ChipDebug

49天前更新589次阅读

PotatoPie V4.0 入门教程(5)—— TD工具入门：工程创建，管脚约束，时序约束、HDL编译，bit流下载

新建工程双击图标打开软件，点击 “Project → New Project” 菜单新建工程。弹出 “New Project Wizard”对话框在对话框的第一...

PotatoPie V4.0 入门教程(5)—— TD工具入门：工程创建，管脚约束，时序约束、HDL编译，bit流下载-ChipDebug

PotatoPie V4.0 入门教程(5)—— TD工具入门：工程创建，管脚约束，时序约束、HDL编译，bit流下载-ChipDebug

PotatoPie V4.0 入门教程(5)—— TD工具入门：工程创建，管脚约束，时序约束、HDL编译，bit流下载-ChipDebug

+46

PotatoPie V4.0 入门教程(5)—— TD工具入门：工程创建，管脚约束，时序约束、HDL编译，bit流下载-ChipDebug

2

等级-LV3-ChipDebug

11个月前更新57次阅读

PotatoPie 4.0 实验教程(31) —— FPGA实现摄像头图像高斯滤波

手机扫码链接直达https://item.taobao.com/item.htm?ft=t&id=776516984361什么是高斯滤波高斯滤波是一种常见的图像处理技术...

PotatoPie 4.0 实验教程(31) —— FPGA实现摄像头图像高斯滤波-ChipDebug

PotatoPie 4.0 实验教程(31) —— FPGA实现摄像头图像高斯滤波-ChipDebug

PotatoPie 4.0 实验教程(31) —— FPGA实现摄像头图像高斯滤波-ChipDebug

+1

PotatoPie 4.0 实验教程(31) —— FPGA实现摄像头图像高斯滤波-ChipDebug

评分

等级-LV1-ChipDebug

2年前更新282次阅读

分享一份EDA虚拟机环境变量设置（仅供学习参考）

0.前言EDA环境变量的设置可以说是芯片验证工程师的一项基本功，环顾四周，发现身边依然有不少小伙伴对EDA环境变量的设置并不是很...

分享一份EDA虚拟机环境变量设置（仅供学习参考）-ChipDebug

FPGA常见问题

评分

等级-LV2-ChipDebug

1个月前更新19次阅读

验证平台文档（SystemVerilog与功能验证、SystemVerilog验证–测试平台编写指南）

该帖子内容已隐藏

评分

等级-LV3-ChipDebug

5个月前更新36次阅读

FPGA开发红外热成像仪的基本原理

什么是红外热成像仪？红外热成像仪是一种利用红外辐射检测和成像的设备，可以显示物体的温度分布。它通过捕捉不同温度物体发出的...

FPGA开发红外热成像仪的基本原理-ChipDebug

FPGA开发红外热成像仪的基本原理-ChipDebug

FPGA开发红外热成像仪的基本原理-ChipDebug

+49

FPGA开发红外热成像仪的基本原理-ChipDebug

1

等级-LV2-ChipDebug

3年前更新198次阅读

Zynq 7000 – 在ICAP和PCAP之间切换的建议

描述当处理系统（PS）和处理器配置访问端口（PCAP）控制配置逻辑时，可Program逻辑（PL）和内部配置访问端口（ICAP）被锁定在配置逻辑之外。同样，当ICAP处于控制状态时，PCAP和PS将被锁定。我如何在它们之间切换？解在切换到另一个之前，必须完成所有PCAP或I...

评分

等级-LV2-ChipDebug

10个月前更新70次阅读

Lattice_DDR存储器设计规则(ecp系列)

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

7年前发布71次阅读

适用于Vivado 2013.1和Forward的LogiCORE AXI Chip2Chip内核的IP版本说明和已知问题

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

3年前更新402次阅读

基于FPGA的扩频通信系统设计（附matlab和verilog代码）

导读在无线通信系统中，普遍使用扩频通信技术，因此扩频技术对通信系统具有重要的现实意义。直接序列扩频技术是应用最广的一种扩...

基于FPGA的扩频通信系统设计（附matlab和verilog代码）-ChipDebug

基于FPGA的扩频通信系统设计（附matlab和verilog代码）-ChipDebug

基于FPGA的扩频通信系统设计（附matlab和verilog代码）-ChipDebug

+41

基于FPGA的扩频通信系统设计（附matlab和verilog代码）-ChipDebug

6

等级-LV3-ChipDebug

2年前更新108次阅读

PotatoPie 2.1/3.0 教程(10)——实验9 EF2 FPGA LVDS 通信测试例程

LVDS 通信测试实现功能概括：实现 PotatoPie板 LVDS 数据回环。功能说明：使用 PotatoPie开发板进行了数据的 LVDS 回环通信，...

PotatoPie 2.1/3.0 教程(10)——实验9 EF2 FPGA LVDS 通信测试例程-ChipDebug

PotatoPie 2.1/3.0 教程(10)——实验9 EF2 FPGA LVDS 通信测试例程-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新161次阅读

安路（Anlogic）FPGA开发工具中EF2器件两种主要的程序烧写方式说明

问题起因于此。因为EF2是基于SRAM LUT架构的FPGA，而且内部自带FLASH，因此它有两种基本的烧录方式：一种是烧录SRAM，这种方式掉...

安路（Anlogic）FPGA开发工具中EF2器件两种主要的程序烧写方式说明-ChipDebug

评分

等级-LV2-ChipDebug

7年前发布113次阅读

GTM TX / RXOUTCLK用法

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

2年前更新46次阅读

FPGA实现平衡小车

一. 硬件介绍
底板资源:
TB6612电机驱动芯片 * 2
MPU6050陀螺仪

FPGA实现平衡小车-ChipDebug

FPGA实现平衡小车-ChipDebug

FPGA实现平衡小车-ChipDebug

FPGA实现平衡小车-ChipDebug

FPGA开源项目

评分

等级-LV2-ChipDebug

3年前发布33次阅读

【论文推荐】基于FPGA的人体行为识别系统的设计

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

1

等级-LV2-ChipDebug

2年前更新1720次阅读

精Verdi用法小结

分享一篇好的verdi教程，文末附本文PDF链接。前言Verdi是一个功能强大的debug工具，可以配合不同的仿真软件进行debug，很多企业...

Verdi用法小结-ChipDebug

Verdi用法小结-ChipDebug

Verdi用法小结-ChipDebug

+135

Verdi用法小结-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新123次阅读

赛灵思的DDR IP手册ug586翻译和学习（2）第二章 AXI4 slave interface block AXI4从设备接口模块

赛灵思公司（Xilinx）的手册UG586：zynq-7000 AP Soc and 7 Series Devices Memory Interface Solutions，介绍的是DDR的IP核相关使用知识。我的阅读从第一章DDR3 and DDR2 SDRAM Memory Interface开始。继续上一篇，翻译和学习的是AXI4 Slave Interface Block...

评分

等级-LV1-ChipDebug

1个月前发布30次阅读

已解决为什么我没有soft ip

为什么我没有soft ip-ChipDebug

评分

等级-LV1-ChipDebug

1个月前更新10次阅读

自制数字时钟出现的错误-Quartus 18.1软件出现和我不一样的原理图，还被优化了

先看张图：然后在看我导出的硬件描述语言写的，在看看我原先设计的图红色的地方就是我想问的问题，为什么会出现这种错误，是因为...

自制数字时钟出现的错误-Quartus 18.1软件出现和我不一样的原理图，还被优化了-ChipDebug

自制数字时钟出现的错误-Quartus 18.1软件出现和我不一样的原理图，还被优化了-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新37次阅读

安装TD软件时出现 “由于找不到MSVCR100.dll,无法继续执行代码” 的解决办法

这个是由于缺少微软的VC运行时库导致的，从微软下载安装即可，装完之后重新打开软件即可。对于32位系统，安装这个：本站32位下载...

安装TD软件时出现 “由于找不到MSVCR100.dll,无法继续执行代码” 的解决办法-ChipDebug

评分

等级-LV1-ChipDebug

2年前更新71次阅读

FPGA实现MPU6050姿态解算

一. 简介
在之前的文章中(很久之前了(CSND中))，已经通过FPGA获取到了MPU6050的六轴数据: 三轴加速和三轴角速度，但是没有对它进行然后处理。那么在本篇文章中，将利用Cordic算法来进行姿态解算。
二. 踩坑分享
在进行姿态解算分享之前，先分享一个踩坑...

FPGA开源项目

评分

等级-LV1-ChipDebug

3年前更新375次阅读

赛灵思的DDR IP手册ug586翻译和学习（1）

赛灵思公司（Xilinx）的手册UG586：zynq-7000 AP Soc and 7 Series Devices Memory Interface Solutions，介绍的是DDR的IP核相关...

赛灵思的DDR IP手册ug586翻译和学习（1）-ChipDebug

1

等级-LV1-ChipDebug

8年前发布797次阅读

有谁弄过MCU通过SSPI方式配置 LATTICE XO3 XO2 CPLD的？

最近项目需要，需要通过MCU动态配置LATTICE的XO3 CPLD。主端是的ALTERA的CYCLONE V，跑了NIOS。有人搞过类似的东西没？

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

8个月前更新52次阅读

已解决请问FPGA可以不用外扩DAC模块，可以内部例化实现DAC转换吗？

问题如图？请各位解答，如果可以，请问有具体的步骤吗？

评分

等级-LV2-ChipDebug

3年前更新15次阅读

Universal Serial Bus 3.1 Specification.pdf 及及附属协议免费下载分享

extensible-host-controler-interface-usb-xhci_decrypted.pdfphy-interface-pci-express-sata-usb30-architectures-3.1.pdfUSB_...

Universal Serial Bus 3.1 Specification.pdf 及及附属协议免费下载分享-ChipDebug

FPGA CPLD资料源码分享

评分

上一页 1 234 5…1063 下一页跳转