首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
关注
综合
板块
热门
精华
问答
投票
最新回复
最高评分
Cryingcat
11个月前发布
27次阅读
关注
LiteX + RocketChip上的64位Linux运行指南
项目介绍本项目旨在演示如何在LiteX SoC框架结合RocketChip处理器上运行64位Linux系统。LiteX是由litex-hub维护的一个可扩展的FPGA软核平台，而RocketChip则是一个基于RISC-V架构的CPU。该项目使得开发者能够在多种FPGA平台上部署并运行先进的Linux环境，提供...
LiteX
评分
回复
分享
hfhan
11个月前更新
31次阅读
关注
使用Python开发FPGA【QSPI Flash】
下载仓库LiteX有一个生态库叫做litex-boards，里面包含了上百种开发板（比如Xilinx、Digilent等品牌）若是你手中有现成的开发板，可以直接使用litex-boards仓库：https://github.com/litex-hub/litex-boards而我目前手头的是BoChenK7开发板我自己作了一个lite...
LiteX
评分
回复
分享
hfhan
11个月前更新
32次阅读
关注
使用Python开发FPGA【Hello World、LED点灯、Memory测速、替换BIOS】
下载仓库LiteX有一个生态库叫做litex-boards，里面包含了上百种开发板（比如Xilinx、Digilent等品牌）若是你手中有现成的开发板，可以直接使用litex-boards仓库：https://github.com/litex-hub/litex-boards而我目前手头的是BoChenK7开发板我自己作了一个lite...
LiteX
评分
回复
分享
hfhan
11个月前更新
19次阅读
关注
使用Python开发FPGA【SDRAM/DDR/Bootloader】
下载仓库
LiteX有一个生态库叫做litex-boards，里面包含了上百种开发板（比如Xilinx、Digilent等品牌）
若是你手中有现成的开发板，可以直接使用litex-boards仓库：https://github.com/litex-hub/litex-boards
而我目前手头的是BoChenK7开发板我自己作了一个l...
LiteX
评分
回复
分享
hfhan
11个月前更新
80次阅读
关注
【LiteX】【仿真】使用litex_sim在Python环境中实现FPGA SoC仿真测试
目录 介绍 环境依赖 litex_sim 入门仿真 litex_server、litex_cli、litescope_cli仿真调试 litex_sim仿真窗口 litex_server窗口 ...
+1
LiteX
评分
回复
分享
hfhan
11个月前更新
15次阅读
关注
LiteX + RocketChip上的64位Linux运行指南
LiteX + RocketChip上的64位Linux运行指南
项目介绍
本项目旨在演示如何在LiteX SoC框架结合RocketChip处理器上运行64位Linux系统。LiteX是由litex-hub维护的一个可扩展的FPGA软核平台，而RocketChip则是一个基于RISC-V架构的CPU。该项目使得开发者能够在多种...
LiteX
评分
回复
分享
hfhan
11个月前更新
86次阅读
关注
用LiteX实现VexRiscv跑linux
前言
本项目使用litex创建了一个soc，包括VexRiscv+uart+ddr+led+flash，并在上面运行了linux操作系统。
litex的项目不原生支持...
LiteX
评分
回复
分享
hfhan
11个月前更新
76次阅读
关注
Nexys4 DDR开发 Litex启动Linux
前言
基于开源Litex去Boot Linux
一、Litex安装
这里不赘述，建议安装Linux环境下Litex环境，具体可按照官方步骤安装。
+7
LiteX
评分
回复
分享
Cryingcat
11个月前发布
38次阅读
关注
【LiteX】使用Python实现FPGA SoC构建的开源工具
简介LiteX的主要应用是对FPGA SoC进行自动化构建，可以通过一条指令完成所有构建步骤，使用的是Python脚本在构建过程中会作做很...
LiteX
评分
回复
分享
Cryingcat
11个月前发布
43次阅读
关注
在 LiteX 中使用 UART over JTAG
背景在给 Alinx AX7021 适配 LiteX 的时候，遇到一个问题：PL 上没有连接串口，只有 PS 连接了串口，如果用 RISC-V 软核的话，就会面临无串口可用的情况，除非在扩展 IO 上自己定义一个串口。因此研究了一下 LiteX 自带的 UART over JTAG 功能，在 Alinx AX70...
LiteX
评分
回复
分享
Cryingcat
11个月前发布
59次阅读
关注
LiteX Boards 开源项目教程
项目介绍LiteX Boards 是一个开源项目，旨在为各种 FPGA 开发板提供支持。该项目由 LiteX-Hub 社区维护，支持超过 150 种来自不同 FPGA 供应商（如 Xilinx、Intel、Lattice、Efinix、Gowin 等）的开发板。这些开发板包括完全开源硬件的板子（如 Fomu、NeTV2、...
LiteX
评分
回复
分享
Cryingcat
11个月前发布
11次阅读
关注
HDMI2USB-litex-firmware 项目常见问题解决方案
1. 项目基础介绍及主要编程语言HDMI2USB-litex-firmware https://github.com/timvideos/HDMI2USB-litex-firmware.git是一个开源项目，它基于 LiteX 工具开发了一款 HDMI2USB 固件。该项目是由 @enjoy-digital 开发的，它基于 misoc+migen（由 @M-Labs 创建）...
LiteX
评分
回复
分享
Cryingcat
11个月前发布
11次阅读
关注
liteX相关资源
LiteX vs. Vivado: First ImpressionsUsing Python for creating hardware to record FOSS conferences!–youtubeenjoy-digital ...
LiteX
评分
回复
分享
Cryingcat
11个月前发布
51次阅读
关注
LiteX 定制 SoC 上使用 C 和 Rust 嵌入式 (RISC-V)
在使用了各种开发板、MCU 后，开始尝试自己在 FPGA 上定制一个 SoC，并用 C 和 Rust 给这个 SoC 开发固件、移植操作系统 (RT-Thr...
LiteX
评分
回复
分享
Cryingcat
11个月前发布
29次阅读
关注
LiteX 定制 SoC 上移植实时系统 (RT-Thread)
__ _ __ _ __ / / (_) /____ | |/_/ / /__/ / __/ -_)> < /____/_/\__/\__/_/|_| Build your hardware, easily! (c) Copyr...
LiteX
评分
回复
分享
Cryingcat
11个月前更新
38次阅读
关注
在 Arty A7 上用 LiteX 和 VexRiscv 跑 Linux
Arty A7 是一款 Digilent 出品的 FPGA 开发板，为了在它上面跑 Linux，可以用 LiteX 生成由 VexRiscv 作为 RISC-V 核心的 SoC，最后可以在开发板上把 Linux 跑起来。litex 安装¶litex 安装过程按照 https://github.com/enjoy-digital/litex/wiki/Installati...
LiteX
评分
回复
分享
hfhan
11个月前发布
146次阅读
关注
用FPGA创建SoC如此容易
用FPGA创建SoC如此容易
项目地址
❝
https://github.com/enjoy-digital/litex/wiki
+22
LiteX
评分
回复
分享
hfhan
11个月前更新
50次阅读
关注
使用LiteX快速创建FPGA SoC工程（8）
本章介绍如何添加自定义的组件。(前面发布了两个第7章节，内容是不同的）一、错误纠正在 使用LiteX快速创建FPGA SoC工程（7） 的 2.2 章节中，实际上如果不是需要专门定制 image 的话，在litex-board的target目录中执行以下命令即可，注意，--cpu-variant的...
LiteX
评分
回复
分享
hfhan
11个月前更新
56次阅读
关注
使用LiteX快速创建FPGA SoC工程（9）
本章介绍如何添加一个能被 CPU 通过寄存器来控制的自定义组件。一、项目介绍假设我们有一个流水灯的 Verilog 代码，如下：module...
LiteX
评分
回复
分享
hfhan
11个月前更新
94次阅读
关注
使用LiteX快速创建FPGA SoC工程（10）
本章介绍如何添加一个AXI-Lite接口的Verilog IP到SoC中。一、背景介绍上一章，我们通过添加能被CPU控制的CSR间接实现了对简单的...
+5
LiteX
评分
回复
分享
hfhan
11个月前更新
76次阅读
关注
使用LiteX快速创建FPGA SoC工程（3）
本节简单介绍如何使用Migen生成对应的Verilog代码一、Migen的IP库在Migen的官方API参考文档中，我们可以找到其中所具有的可用IP...
LiteX
评分
回复
分享
hfhan
11个月前更新
104次阅读
关注
使用LiteX快速创建FPGA SoC工程（2）
一、什么是MigenMigen由几个关键的组件组成：基础语言库：FHDL（Fragmented Hardware Description Language）；小型通用IP库；仿真器；build系统；FHDL是Migen的基础，通过FHDL来描述信号，并且在组合或者时序逻辑中操作这些信号。由于Migen是Python库，所以...
LiteX
评分
回复
分享
hfhan
11个月前更新
346次阅读
关注
使用LiteX快速创建FPGA SoC工程（1）
一、什么是LiteXLiteX是一个基于Python的、用于快速创建FPGA工程的框架。LiteX提供了以下常见的组件：总线和总线之间的转换互联...
LiteX
评分
回复
分享
inner
11个月前更新
86次阅读
关注
精
Cadence Allegro使用”Allegro Productivity Toolbox”实现丝印自动调整
1，打开PCB时候勾选“Allegro Productivity Toolbox”的产品选项：2，打开“Manufacture-->Lable Tune”的对话框，可进行如下...
+1
PCB设计
评分
回复
分享
cbclove
11个月前发布
21次阅读
关注
提问
求助大佬，我想实现点击一次按键实现相位突变，但是我的代码不知道为什么相位一直不改变，哪位好心大佬帮忙讲解一下
`timescale 1ns / 1ps module top(input sclk ,input srst_n , //锟斤拷一路ADC input [9:0] ad_data_1 , //锟斤拷一路ADC锟斤拷锟斤拷 input...
Xilinx-AMD
评分
回复
分享
Ordinary
29天前更新
143次阅读
关注
精
Allegro——板框设计
一、认识板框所在的层我们现在使用的是17.4的版本，在Design_outline这个层定义板框就可以了 二、PCB板框自己定义1、画个矩形板...
+10
PCB设计
评分
回复
分享
Ordinary
11个月前更新
436次阅读
关注
精
cadence allegro 17.2 design outline的使用
在cadence allegro 17.2 之前，电路板的外观、内部开窗、开孔等均可以通过Board Outline层定义得到。但是到了17.2之后，在输出Ar...
+1
PCB设计
评分
回复
分享
史志豪
11个月前发布
34次阅读
关注
提问
fpga开发遇到的问题
当我使用mrcc作为时钟输出时，最终的结果正常，不过我用srcc作为输出时钟的时候结果就不太理想，然后他俩都用600m的差分时钟，这...
Xilinx-AMD
评分
回复
分享
BinMu
1年前发布
21次阅读
关注
提问
小白求助-FPGA上SMA接口使用咨询
各位老师，我需要使用FPGA上的SMA接口控制外部仪器，但我的FPGA上没有GPIO SMA我是否可以用SMA_CLK输出一个使能信号？
Xilinx-AMD
评分
回复
分享
劳动党党鞭
1年前发布
178次阅读
关注
vivado联合modelsim仿真，modelsim无法正常弹出求助
刚拿到师兄的工程，他用vivado自带的仿真的时候会有正常的波形，而且代码已经上过板子了，不会有问题。但是我用modelsim仿真的时候modelsim根本弹不出来，会一直加载，无奈只能手动取消。这个工程里面有一个模块是用simulink生成的，里面的.v文件特别多，当不...
Xilinx-AMD
评分
回复
分享
上一页
1
…
3
4
5
6
7
…
1068
下一页
跳转
HI！请登录
登录
注册
标签云
赛灵思
莱迪思
英特尔/阿尔特拉
激光雷达
安路TD教程
Zynq-7000
xilinx
SoCs
Simulation
SDRAM
Routing
Quartus_Prime_Standard
Quartus_Prime_Pro
Quartus_Prime
Quartus_II
QUARTUS
Programming
PCIe
PCI
OpenCL
最新的帖子
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
