SOC FPGA论坛首页-ChipDebug-第4页

SOC FPGA论坛首页-ChipDebug-第4页

等级-LV3-ChipDebug

1个月前发布31次阅读

Cadence allegro 17.4 怎样单独关闭各层的铜皮？

在使用Allegro进行布线的时候，如果各层的铺铜都打开的话，走线不容易看的清楚，尤其是对于多层板和多个走线层来说，大面积普通...

Cadence allegro 17.4 怎样单独关闭各层的铜皮？-ChipDebug

Cadence allegro 17.4 怎样单独关闭各层的铜皮？-ChipDebug

Cadence allegro 17.4 怎样单独关闭各层的铜皮？-ChipDebug

+2

Cadence allegro 17.4 怎样单独关闭各层的铜皮？-ChipDebug

评分

等级-LV3-ChipDebug

1个月前发布16次阅读

OV5640 曝光率、亮度、对比度、增益调节寄存器。

// 设置曝光时间writeRegister(0x3500, 0x00); // 曝光时间高字节writeRegister(0x3501, 0x10); // 曝光时间中字节writeRegister(0x3502, 0x00); // 曝光时间低字节// 设置增益writeRegister(0x350A, 0x01); // AGC增益高字节writeRegister(0x350B, 0x00); //...

评分

等级-LV3-ChipDebug

1个月前发布8次阅读

Cadence Allegro如何铜皮进行外扩和内缩

在Cadence Allegro软件中，对铜皮进行外扩或者内缩是非常容易实现的，设置方法如下：1、打开Setup菜单栏下的Application Mode选...

Cadence Allegro如何铜皮进行外扩和内缩-ChipDebug

Cadence Allegro如何铜皮进行外扩和内缩-ChipDebug

Cadence Allegro如何铜皮进行外扩和内缩-ChipDebug

Cadence Allegro如何铜皮进行外扩和内缩-ChipDebug

评分

等级-LV1-ChipDebug

1个月前更新19次阅读

已解决安路TD能用iverilog+gtkwave仿真吗？流程是怎样的？

评分

等级-LV1-ChipDebug

1个月前更新15次阅读

已解决入门教程test.v的代码报错了

入门教程test.v的代码报错了-ChipDebug

评分

等级-LV2-ChipDebug

1个月前发布20次阅读

已解决请问如何将官方提供的HDMI网表移植到自己的工程

如题，在自己创建的工程下添加教程里提供的HDMI网表时，出现了下面的错误

请问如何将官方提供的HDMI网表移植到自己的工程-ChipDebug

评分

等级-LV1-ChipDebug

1个月前发布18次阅读

请问模块例化的问题

图中1模块的输出是2模块的输入（3是顶层模块）。请问模块例化怎么写。谢谢！

请问模块例化的问题-ChipDebug

评分

等级-LV1-ChipDebug

1个月前更新14次阅读

提问裸程序运行VDMA，使linux系统挂起！

采用zynq 7020芯片，cpu0运行linux（已经限定使用cpu0),cpu1运行裸机程序（程序只是配置一下PL端vdma及hdmi输出）。问题是启动linux后通过应用程序启动cpu1,CPU1程序运行，但是执行到vdma的初始化函数后，linux系统挂起。PL端通过VDMA将摄像头数据写入DDR,并...

评分

等级-LV3-ChipDebug

2个月前更新6次阅读

Allegro Find 属性说明

Groups(将1个或多个元件设定为同一组群)Comps（带有元件序号的Allegro元件）Symbols（所有电路板中的Allegro元件）Functions（一组元件中的一个元件）Nets（一条导线）Pins(元件的管脚)Vias（过孔或贯穿孔）Clines（具有电气特性的线段：导线到导线；导线到过...

1

等级-LV1-ChipDebug

1个月前更新8次阅读

使用Gowin的fft IP核并仿真时报错，求助

上图为modelsim仿真时的报错
下图为tb文件代码
下图为报错信息提到的模块在fft.vo的信息

使用Gowin的fft IP核并仿真时报错，求助-ChipDebug

使用Gowin的fft IP核并仿真时报错，求助-ChipDebug

使用Gowin的fft IP核并仿真时报错，求助-ChipDebug

1

等级-LV1-ChipDebug

1个月前更新20次阅读

提问初学者求助FLASH无法上电自启动问题，可以有偿咨询

请教大佬们个问题，我自己做的FPGA板子，芯片用的是XC7A100TFGG484,现在遇到的问题就是，将程序固化到flash里边可以成功，但是断...

初学者求助FLASH无法上电自启动问题，可以有偿咨询-ChipDebug

初学者求助FLASH无法上电自启动问题，可以有偿咨询-ChipDebug

评分

等级-LV1-ChipDebug

2个月前发布11次阅读

提问小白求助-如何确定FMC接口的电平标准？手册里只标了LVDS

请求各位大佬解答我使用的评估版是KCU 105，UserGuide中对于FMC HPC/LPC的接口电平标准只标注了LVDS，但是没有说明具体的电源电压是多少，手册里也没有找到其他相关信息请问应该怎么确定接口的高电平是多少？

评分

等级-LV3-ChipDebug

2个月前发布27次阅读

Cadence allegro 17.4 PCB DRC检查

1、检查连接是否全部完成选择菜单 “Display—Status” 如图1-1 所示。查看图 1-1 中标记处是否为“0%”。2、检查Dangling Lines...

Cadence allegro 17.4 PCB DRC检查-ChipDebug

Cadence allegro 17.4 PCB DRC检查-ChipDebug

Cadence allegro 17.4 PCB DRC检查-ChipDebug

+2

Cadence allegro 17.4 PCB DRC检查-ChipDebug

评分

等级-LV3-ChipDebug

2个月前更新38次阅读

Cadence Allegro：Class与Sub Class概念

在Allegro软件中，将设计的内容按照其所表达的意义分成不同的大类（Class），在Class下面细分为子类（Sub Class）。你想要在该PC...

Cadence Allegro：Class与Sub Class概念-ChipDebug

Cadence Allegro：Class与Sub Class概念-ChipDebug

Cadence Allegro：Class与Sub Class概念-ChipDebug

+15

Cadence Allegro：Class与Sub Class概念-ChipDebug

评分

等级-LV1-ChipDebug

2个月前发布6次阅读

提问在Vivado工具中遇到MIG IP核加载长时间未完成的情况,怎么解决

ip核加载一天多了还没有完成

在Vivado工具中遇到MIG IP核加载长时间未完成的情况,怎么解决-ChipDebug

评分

等级-LV1-ChipDebug

2个月前发布20次阅读

已解决小白求助-FPGA开发板上FMC的任意一个接口都可以传输500MHz数据吗？

调试小白-请求大佬解答我使用的评估板是KCU105，阅读手册中关于FMC的描述只是笼统的说明FMC可以实现高达Gb/s速度的数据传输请问是FMC HPC/LPC中的任何一个接口都可以实现这种高速传输吗？（除了电源、地接口）

评分

等级-LV1-ChipDebug

1个月前更新49次阅读

提问AD采集数据FPGA做FFT处理的问题

在做项目的时候遇到一个问题，求大佬们解答一下要求对频率范围为5Hz到5000Hz的三路振动信号进行采集，打算用一块AD复用三个通道来进行采集，采样频率打算用60KHz，那么每通道的实际采样频率是不是就是20KHz呢？这样是不是就能满足每通道采样频率为信号频率的4...

评分

等级-LV1-ChipDebug

2个月前发布9次阅读

已解决小白求助-可以使用SMA_TX口作为SMA_GPIO吗？

调试小白，求各位大佬帮助我使用的评估板是KCU105，上面只有两个SMA_GPIO，但是我需要四个，可以将其他SMA接口比如TX口CLK口作为GPIO使用吗？

评分

等级-LV1-ChipDebug

2个月前发布17次阅读

VCS run sim 报错

VCS run sim 报错 Error-[UCLI-FORCE-NODBG] Unable to force object提示加-debug_access+all，在编译中加此选项后仍然报错，会停留在ucli 命令行，如果输入run，force 不生效。VCS 三步法编译仿真中，调用UCLI，在ucli文件中force 信号，会包上述error，解...

FPGA常见问题

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

2个月前更新25次阅读

MIP屏输出画面偏移

要等MIPI都准备好之后再发给数据给MIPI TX IP

易灵思(Elitestek)

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

2个月前发布6次阅读

由于找不到 libgomp-1.dll,无法继续执行代码。重新安装程序可能会解决此问题

软件打开时会提示这个错误，可能是电脑有杀毒软件，需要关闭杀毒软件重新安装软件

由于找不到 libgomp-1.dll,无法继续执行代码。重新安装程序可能会解决此问题-ChipDebug

易灵思(Elitestek)

评分

等级-LV1-ChipDebug

3个月前发布8次阅读

大佬们求助，如何将一段简单的视频通过FPGA的ldvs在lcd上播放。不需要声音。

大佬们，求助

评分

等级-LV1-ChipDebug

3个月前发布20次阅读

Potato Pie V4.3原理图中是LVDS显示屏还是MIPI屏？

有4组数据差分线和1组时钟差分线，接的是LVDS显示屏还是MIPI屏，我看套餐里也没有液晶屏的选项

Potato Pie V4.3原理图中是LVDS显示屏还是MIPI屏？-ChipDebug

评分

等级-LV1-ChipDebug

3个月前发布14次阅读

Potato Pie V4.3的原理图好像描述有出入，求指点

原理图上是接地的，但是文字描述又是上拉到3.3V，好像有矛盾

Potato Pie V4.3的原理图好像描述有出入，求指点-ChipDebug

评分

等级-LV1-ChipDebug

3个月前更新20次阅读

已解决PatatoPie V3.0原理图疑问，求解答

这上面的P121、P122没有接到排针上，而是接到了编程处理器的串口上，啥意义呢

PatatoPie V3.0原理图疑问，求解答-ChipDebug

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

3个月前更新5次阅读

‘utf-8’codec can’t decode byte ox9c in position 2: invalid start byte

该帖子内容已隐藏，请评论后查看

登录后继续评论

易灵思(Elitestek)

评分

等级-LV1-ChipDebug

1个月前更新31次阅读

提问fpga管脚约束文件怎样为信号选择合适的管脚和电平？

fpga小白，现在在做的一个项目需要自己设置模块然后将其放到fpga上面跑，现在在管脚配置上碰到了问题，不知道该怎么为信号选择合适的管脚和电平。网上查的资料都只教如何使用管脚配置文件，没有教怎么选择管脚和类型，问bing也只说去查数据手册和开发板、核心...

评分

等级-LV1-ChipDebug

3个月前发布24次阅读

提问Lattice FPGA下载程序到Flash中遇到问题

在使用Lattice FPGA通过JATG将程序下载到Flash中时，出现下面这个报错，是什么原因呢？在下载之前已经对ram进行擦除了，擦除成功...

Lattice FPGA下载程序到Flash中遇到问题-ChipDebug

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

3个月前发布10次阅读

提问在使用Diamond中的Reveal时，信号为灰色？

各位前辈，请问在使用Reveal进行调试时，想抓的信号为灰色，不能添加，这个问题怎么解决呢？

在使用Diamond中的Reveal时，信号为灰色？-ChipDebug

Lattice-莱迪斯

评分

等级-LV3-ChipDebug

3个月前更新5次阅读

Orcad快捷键

CIS Explore Ctrl+Tab 切换到原理图页面而不关闭CIS ExploreCIS Explore Ctrl+Shift+Tab 切换到原理图页面而不关闭CIS Explore原理图页面编辑 CTRL+A 全选所有原理图页面编辑 B 放置...

评分

上一页 1 2 345 6…1056 下一页跳转