SOC FPGA论坛首页-ChipDebug-第4页

SOC FPGA论坛首页-ChipDebug-第4页

等级-LV2-ChipDebug

1个月前更新6次阅读

Cadence Allegro Xnet的创建详细教程

Xnet是指在无源器件的两端，两个不同的网络，但是本质上其实是同一个网络的这种情况。比如一个源端串联电阻或者串容两端的网络。...

Cadence Allegro Xnet的创建详细教程-ChipDebug

Cadence Allegro Xnet的创建详细教程-ChipDebug

Cadence Allegro Xnet的创建详细教程-ChipDebug

+2

Cadence Allegro Xnet的创建详细教程-ChipDebug

评分

等级-LV1-ChipDebug

1个月前更新4次阅读

Allegro技巧：删除dangling线

在PCB布线结束之后，一项重要的检查内容就是检查是否有多余的悬吊线和过孔。通过Tools-Quick reports中的dangling lines, vias and Antenna Report项来进行检查。一般来说我们只需要关注前两项即可，第三项不需要过多考虑，去除的必要性不大，成本很高。
这里...

评分

等级-LV1-ChipDebug

1个月前更新2次阅读

Allegro保存时会提示是否覆盖解决办法

allegro每次保存会提示是否覆盖，极为讨厌，可以在设置中将其关闭即可。方法如下：

Allegro保存时会提示是否覆盖解决办法-ChipDebug

评分

等级-LV1-ChipDebug

1个月前更新3次阅读

allegro设置自动保存方法

utosave:是否开启自动保存，若需要开启，请将其选中autosave_dbcheck：自动保存前是否进行dbcheck，选中保存时间可能会长...

allegro设置自动保存方法-ChipDebug

评分

等级-LV1-ChipDebug

1个月前更新7次阅读

浅谈Allegro进行DRC检查报错：Package to Package Spacing

Allegro设计PCB文件的时候，进行DRC检查，如果报错：Package to Package Spacing ，是否会影响实际使用，实践经验表明不影响。
1...

浅谈Allegro进行DRC检查报错：Package to Package Spacing-ChipDebug

浅谈Allegro进行DRC检查报错：Package to Package Spacing-ChipDebug

浅谈Allegro进行DRC检查报错：Package to Package Spacing-ChipDebug

浅谈Allegro进行DRC检查报错：Package to Package Spacing-ChipDebug

评分

等级-LV1-ChipDebug

1个月前更新10次阅读

Allegro修改元件封装管脚序号

对于用Allegro画PCB来说，其中画元件封装是最头疼的事，100个芯片就有100种封装，况且要从焊盘画起，自从有了“封装生成器”，画...

Allegro修改元件封装管脚序号-ChipDebug

Allegro修改元件封装管脚序号-ChipDebug

Allegro修改元件封装管脚序号-ChipDebug

+10

Allegro修改元件封装管脚序号-ChipDebug

评分

等级-LV1-ChipDebug

1个月前更新4次阅读

Allegro PCB对line等对象进行换层

使用change命令，在Find面板中勾选对象，例如是line，
在Options面板中的subclass中选择需要换层的对象：
注意上述方法只是针对C...

Allegro PCB对line等对象进行换层-ChipDebug

评分

等级-LV1-ChipDebug

1个月前更新5次阅读

[经验] Allegro极坐标布局方法

本人使用allegro工具已有2年之久，深深了解到工具是帮助你快速解决问题的利刃，需要充分了解工具的性（功）能，方可游刃有余，有...

[经验] Allegro极坐标布局方法-ChipDebug

[经验] Allegro极坐标布局方法-ChipDebug

[经验] Allegro极坐标布局方法-ChipDebug

+5

[经验] Allegro极坐标布局方法-ChipDebug

评分

等级-LV4-ChipDebug

1个月前发布5次阅读

解密逻辑单元与 CoreScore 得分的关系

FPGA 通过查找表 (LUT) 实现逻辑功能。这些 LUT 类似于真值表或卡诺图 (Karnaugh map)，FPGA 可以通过组合多个 LUT ，来实现几乎...

解密逻辑单元与 CoreScore 得分的关系-ChipDebug

解密逻辑单元与 CoreScore 得分的关系-ChipDebug

解密逻辑单元与 CoreScore 得分的关系-ChipDebug

+2

解密逻辑单元与 CoreScore 得分的关系-ChipDebug

评分

等级-LV1-ChipDebug

1个月前发布9次阅读

ALLEGRO 问题累积 | 转载

一、群组布线;群组布线包括总线布线和一次布多外Trance.1.一次布多个Trance .鼠标左键进行选择多外PIN,或VIA. 同时可以在布线过程中用右键切换到单线模式。群组布线只能在一个层中，不允许打过孔。也可以在群组布线过程中，右键，“CHANGE Control Trace”Ca...

评分

等级-LV1-ChipDebug

1个月前发布2次阅读

Allegro快捷键

首先说明一下环境变量文件（evn文件），环境变量文件有两个，它们分别在系统盘的根目录下的pcbevn 目录中（比如系统在 C 盘，那么 evn 文件将在 c:\pcbevn 下）和程序安装路径下（如Cadence 设计系统程序安装在 D:\Cadence 下，则 evn 文件将在D:\Cadence\PSD...

评分

等级-LV1-ChipDebug

1个月前发布2次阅读

Allegro 使用技巧

这几个分别是通用，布局，布线。右键不一样，注意区别，最后一个是修剪直角。Allegro技巧有太多了，就先选择我们会用到的10个类...

Allegro 使用技巧-ChipDebug

Allegro 使用技巧-ChipDebug

Allegro 使用技巧-ChipDebug

+3

Allegro 使用技巧-ChipDebug

评分

等级-LV1-ChipDebug

1个月前发布50次阅读

Cadence Allegro设计过孔Via教程

在PCB设计中，常用的过孔规格主要为Via8*16，Via10*18，Via12*20，Via16*24（少用），最小可做到Via8*14。这里我们的单位默认为m...

Cadence Allegro设计过孔Via教程-ChipDebug

Cadence Allegro设计过孔Via教程-ChipDebug

评分

等级-LV1-ChipDebug

1个月前发布2次阅读

Cadence allegro 设计一个做封装的模板

设计封装我们用PCB Editor或Package Designer都行(1)点击File--new--package symbol,给个名字，例如：tem；(2)接下来设置参数（...

Cadence allegro 设计一个做封装的模板-ChipDebug

评分

等级-LV1-ChipDebug

1个月前发布4次阅读

Cadence allegro 制作封装常用的命令

写一下做封装常用的命令：（1）File -- create symbol用于创建psm文件，一般建好封装会自动生成create device用于第三方网表，导...

Cadence allegro 制作封装常用的命令-ChipDebug

Cadence allegro 制作封装常用的命令-ChipDebug

评分

等级-LV1-ChipDebug

1个月前更新4次阅读

Cadence Allegro 如何添加Artwork光绘底片文件？

Allegro 输出Gerber文件之前是必须要设置好Artwork底片文件的，Artwork底片文件包括丝印层（SILKSCREEN）底片、钢网层（PASTEMAS...

Cadence Allegro 如何添加Artwork光绘底片文件？-ChipDebug

Cadence Allegro 如何添加Artwork光绘底片文件？-ChipDebug

Cadence Allegro 如何添加Artwork光绘底片文件？-ChipDebug

+1

Cadence Allegro 如何添加Artwork光绘底片文件？-ChipDebug

评分

等级-LV1-ChipDebug

1个月前更新10次阅读

Allegro Class分类和Subclass应用

在Allegro软件中，Class和SubcClass是一个相对新的专业术语，这里单独拿一节出来给大家讲解一下。相信不少画过PCB的读者也许跟笔...

Allegro Class分类和Subclass应用-ChipDebug

Allegro Class分类和Subclass应用-ChipDebug

Allegro Class分类和Subclass应用-ChipDebug

+18

Allegro Class分类和Subclass应用-ChipDebug

评分

等级-LV1-ChipDebug

1个月前更新6次阅读

allegro层定义

文章目录1.art和pgp 信号层和电源层2.adb和adt3.drill钻孔1.art和pgp 信号层和电源层在Allegro软件中，ART（Artwork）和PGP（Pla...

allegro层定义-ChipDebug

allegro层定义-ChipDebug

评分

等级-LV1-ChipDebug

1个月前更新5次阅读

我的快捷键 ALLEGRO

C:\Cadence\SPB_16.6\share\pcb\text用户变量文件的位置，通过系统环境变量设置：系统属性-高级-环境变量，其中的Home值就是env所在目录。要注意的是，这里也有两个变量，一个是用户变量一个是系统变量，在用户变量里设置了Home之后就不需要在系统变量里再设...

评分

等级-LV1-ChipDebug

1个月前更新2次阅读

allegro快捷键备份

allegro快捷键备份source $TELENV### User Preferences section### This section is computer generated.### Please do not modify to theend of the file.### Place your hand edits above this section.###set autosave_time = 10set autosaveset roaminc =...

评分

等级-LV1-ChipDebug

1个月前更新6次阅读

Allegro使用Script录制快捷键，提高操作效率

Allegro中提高操作效率在layout过程中经常要设置一些参数或重复执行某些操作，如设置单位、颜色、查看Unconnected Pins Report等，每次都点来点去很浪费时间。所幸Allegro提供了Script功能，可以将这些操作录制成脚本，需要执行相应操作时Replay对应的脚本即...

评分

等级-LV1-ChipDebug

1个月前更新149次阅读

Cadence Allegro 快捷键大全

Allegro主要是通过修改env文件来设置快捷键，Allegro的变量文件env，一共有2个，一个是用户变量，文件在安装目录SPB_Data\pcbenv下，一个是全局变量，文件在安装目录spb_16.6\share\pcb\text。（SPB_Data，spb_16.6为个人命名，大同小异）。通常建议修改用户...

评分

等级-LV1-ChipDebug

1个月前更新3次阅读

Allegro 多元件及走线整体旋转

在 PCB Layout 时，偶尔需要调整某个模块（包含多个元件及布线等）的方向。这种情况下，我们就需要使用到 Allegro 的整体旋转功...

Allegro 多元件及走线整体旋转-ChipDebug

Allegro 多元件及走线整体旋转-ChipDebug

Allegro 多元件及走线整体旋转-ChipDebug

Allegro 多元件及走线整体旋转-ChipDebug

评分

等级-LV1-ChipDebug

1个月前更新2次阅读

net class 和net groupr的区别

网络类和网络组之间的一般区别是：网络类是特定于特定域（物理、间距和电气）的网络组网络组是跨所有域的一组网络您可以创建一个...

net class 和net groupr的区别-ChipDebug

net class 和net groupr的区别-ChipDebug

net class 和net groupr的区别-ChipDebug

评分

等级-LV1-ChipDebug

1个月前更新4次阅读

Allegro之Enhance pad Entry（增强焊盘进入约束功能）的使用

pcb布线时，有时候会从器件的焊盘往外拉线，为了避免出现类似情况出现锐角焊盘内绕线等等可在add connect操作下，右键勾选Enha...

Allegro之Enhance pad Entry（增强焊盘进入约束功能）的使用-ChipDebug

Allegro之Enhance pad Entry（增强焊盘进入约束功能）的使用-ChipDebug

Allegro之Enhance pad Entry（增强焊盘进入约束功能）的使用-ChipDebug

评分

等级-LV1-ChipDebug

1个月前更新2次阅读

Allegro怎么隐藏铺铜

在使用cadence allegro 进行PCB设计时，为了方便布局和走线，或者查看某一器件，我们时常会用到隐藏或显示铺铜这个操作命令；而...

Allegro怎么隐藏铺铜-ChipDebug

Allegro怎么隐藏铺铜-ChipDebug

评分

等级-LV2-ChipDebug

1个月前更新25次阅读

Allegro加密文件密码破解和解除读写导出限制

allegro自带方式加密PCB文档简单介绍下方法
1、用打开文本的方式（二进制），打开pcb文件，找到被加密的密码段，推算出密码的位...

Allegro加密文件密码破解和解除读写导出限制-ChipDebug

Allegro加密文件密码破解和解除读写导出限制-ChipDebug

Allegro加密文件密码破解和解除读写导出限制-ChipDebug

评分

等级-LV2-ChipDebug

1个月前更新2次阅读

Cadence Allegro如何加密PCB文件？

Cadence Allegro如何加密PCB文件？
今天教大家如何加密我们的PCB文件，设置方法如下：
1、打开File菜单栏的Properties选项，如图...

Cadence Allegro如何加密PCB文件？-ChipDebug

Cadence Allegro如何加密PCB文件？-ChipDebug

Cadence Allegro如何加密PCB文件？-ChipDebug

评分

等级-LV2-ChipDebug

1个月前更新11次阅读

Allegro PCB如何显示管脚编号

显示器件管脚编号方法器件未显示管脚编号选择Display菜单下的Color/Visibility(颜色/可见性)或按设置的快捷键Alt+Ctrl+C跳出如下...

Allegro PCB如何显示管脚编号-ChipDebug

Allegro PCB如何显示管脚编号-ChipDebug

Allegro PCB如何显示管脚编号-ChipDebug

Allegro PCB如何显示管脚编号-ChipDebug

评分

等级-LV2-ChipDebug

1个月前更新4次阅读

Allegro-实时显示走线长度

cadence版本为16.6
手工布线时
还可以动态显示当前走线的长度
长度一目了然

Allegro-实时显示走线长度-ChipDebug

Allegro-实时显示走线长度-ChipDebug

Allegro-实时显示走线长度-ChipDebug

评分

上一页 1 2 345 6…1063 下一页跳转