SOC FPGA论坛首页-ChipDebug-第3页

SOC FPGA论坛首页-ChipDebug-第3页

等级-LV1-ChipDebug

7个月前发布25次阅读

安路pie2.1教程关于led[2]复用问题

关于安路Anlogic FPGA复用PROGRAMN、INITN、DONE、TCK TMS TDI TDO为GPIO的方法。中td5设置部分，红色部分红色圈只圈了done引脚的gpio，这样可能会给别人造成误解，以为是要将done pin设置成gpio就可以了，能不能像前面设置td4那样，把编程位置也加一个红...

评分

等级-LV1-ChipDebug

7个月前发布16次阅读

LATTICE下载器hw-usbn-2A显示板卡电源没开

板卡所在的机器电源开了，但连上下载器显示板卡没上电。之前遇到过一次这种情况，把板卡在机器上换了个插口就好了，这次将机器上...

LATTICE下载器hw-usbn-2A显示板卡电源没开-ChipDebug

Lattice-莱迪斯

评分

等级-LV4-ChipDebug

7个月前发布15次阅读

allegro 17.4与16.6的CMR Spacing Constraint Set差异

16.6中左侧是原对象，而侧可分别设置相对对象的间距而17.4中默认视图更简洁了如果想跟16.6一样，需要点下面的

allegro 17.4与16.6的CMR Spacing Constraint Set差异-ChipDebug

allegro 17.4与16.6的CMR Spacing Constraint Set差异-ChipDebug

allegro 17.4与16.6的CMR Spacing Constraint Set差异-ChipDebug

评分

等级-LV2-ChipDebug

7个月前更新134次阅读

Cadence每日一学_08 | OrCAD绘制原理图 – 元器件封装FootPrint信息处理及显示

在绘制原理图的时候，元器件只显示标号和值，一般不显示封装信息，如图，这篇文章讲述如何处理元器件的封装信息并显示出来。
在...

Cadence每日一学_08 | OrCAD绘制原理图 - 元器件封装FootPrint信息处理及显示-ChipDebug

Cadence每日一学_08 | OrCAD绘制原理图 - 元器件封装FootPrint信息处理及显示-ChipDebug

Cadence每日一学_08 | OrCAD绘制原理图 - 元器件封装FootPrint信息处理及显示-ChipDebug

+18

Cadence每日一学_08 | OrCAD绘制原理图 - 元器件封装FootPrint信息处理及显示-ChipDebug

评分

等级-LV2-ChipDebug

7个月前更新214次阅读

在17.4版本的OrCAD中，如何让原理图的器件位号重新自动编号？

1、选中要重新编号的原理图。（这里选中的是03 MCU）
2、找到Annotate。Annotate英文翻译：自动编号；注释；批注。
3、选择Reset...

在17.4版本的OrCAD中，如何让原理图的器件位号重新自动编号？-ChipDebug

在17.4版本的OrCAD中，如何让原理图的器件位号重新自动编号？-ChipDebug

在17.4版本的OrCAD中，如何让原理图的器件位号重新自动编号？-ChipDebug

在17.4版本的OrCAD中，如何让原理图的器件位号重新自动编号？-ChipDebug

评分

等级-LV2-ChipDebug

7个月前更新23次阅读

嘉立创双层板usb阻抗

阻抗计算器工具链接深圳嘉立创科技集团股份有限公司https://tools.jlc.com/jlcTools/index.html#/impedanceCalculatenew双层板常...

嘉立创双层板usb阻抗-ChipDebug

嘉立创双层板usb阻抗-ChipDebug

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

7个月前发布24次阅读

MIPI 2024.2更新

MIPI 2024.2更新-ChipDebug

MIPI 2024.2更新-ChipDebug

MIPI 2024.2更新-ChipDebug

易灵思(Elitestek)

评分

等级-LV4-ChipDebug

7个月前更新35次阅读

Altium Designer 原理图 PCB 转Candence orcad Allegro 导出封装库完全教程

PCB转换AD另存CAD导入生成库原理图转换AD另存库就直接有了

Altium Designer 原理图 PCB 转Candence orcad Allegro 导出封装库完全教程-ChipDebug

Altium Designer 原理图 PCB 转Candence orcad Allegro 导出封装库完全教程-ChipDebug

Altium Designer 原理图 PCB 转Candence orcad Allegro 导出封装库完全教程-ChipDebug

+5

Altium Designer 原理图 PCB 转Candence orcad Allegro 导出封装库完全教程-ChipDebug

评分

等级-LV2-ChipDebug

7个月前发布36次阅读

深入理解USB2.0通信协议——框架概述

导言USB，全称为Universal Serial Bus（通用串行总线），是一种用于连接计算机及其外部设备的标准接口。USB接口设计的初衷是为了...

深入理解USB2.0通信协议——框架概述-ChipDebug

深入理解USB2.0通信协议——框架概述-ChipDebug

深入理解USB2.0通信协议——框架概述-ChipDebug

评分

等级-LV2-ChipDebug

7个月前发布23次阅读

深入理解USB2.0通信协议——数据流传输模型

导言在USB系统中，一个USB设备(Device)表现为一组USB端点(Endpoint)的集合。接口(Interface)是一种功能的抽象，他描述了一种可用...

深入理解USB2.0通信协议——数据流传输模型-ChipDebug

评分

等级-LV2-ChipDebug

7个月前发布80次阅读

深入理解USB2.0通信协议——解读USB报文的神秘语言！

导言上一节我们详细讨论了USB的比特级编解码，本章将以此为基础，进一步介绍USB字段及包的格式。USB包的构成是一个逐层的过程，...

深入理解USB2.0通信协议——解读USB报文的神秘语言！-ChipDebug

深入理解USB2.0通信协议——解读USB报文的神秘语言！-ChipDebug

深入理解USB2.0通信协议——解读USB报文的神秘语言！-ChipDebug

+17

深入理解USB2.0通信协议——解读USB报文的神秘语言！-ChipDebug

评分

等级-LV2-ChipDebug

7个月前发布42次阅读

深入理解USB2.0通信协议——深度剖析USB事务

导言在 USB 中，事务（Transaction）是指在 USB 总线上进行数据传输的基本单元。每个事务包括一个或多个数据包，用于有效地在主...

深入理解USB2.0通信协议——深度剖析USB事务-ChipDebug

深入理解USB2.0通信协议——深度剖析USB事务-ChipDebug

深入理解USB2.0通信协议——深度剖析USB事务-ChipDebug

+12

深入理解USB2.0通信协议——深度剖析USB事务-ChipDebug

评分

等级-LV2-ChipDebug

7个月前发布67次阅读

深入理解USB2.0通信协议——电气及物理层规范

导言本节将主要讨论USB的物理层规范，并深入探讨FPGA在USB比特级物理层编解码方面的实现。本文专注于从FPGA角度探讨USB实现，不...

深入理解USB2.0通信协议——电气及物理层规范-ChipDebug

深入理解USB2.0通信协议——电气及物理层规范-ChipDebug

深入理解USB2.0通信协议——电气及物理层规范-ChipDebug

+9

深入理解USB2.0通信协议——电气及物理层规范-ChipDebug

评分

等级-LV2-ChipDebug

7个月前更新26次阅读

Allegro加密文件密码破解和解除读写导出限制

allegro自带方式加密PCB文档简单介绍下方法
1、用打开文本的方式（二进制），打开pcb文件，找到被加密的密码段，推算出密码的位...

Allegro加密文件密码破解和解除读写导出限制-ChipDebug

Allegro加密文件密码破解和解除读写导出限制-ChipDebug

Allegro加密文件密码破解和解除读写导出限制-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新51次阅读

allegro忽略DRC和重新显示已忽略DRC

忽略DRC主要有两种情况:1.这些DRC错误是因为约束管理器的设置不合理，存在不影响制板2.分批处理DRC，隐藏当前暂时不进行解决的DR...

allegro忽略DRC和重新显示已忽略DRC-ChipDebug

allegro忽略DRC和重新显示已忽略DRC-ChipDebug

allegro忽略DRC和重新显示已忽略DRC-ChipDebug

+5

allegro忽略DRC和重新显示已忽略DRC-ChipDebug

评分

等级-LV1-ChipDebug

8个月前发布93次阅读

提问USB3.0数据采集系统谁能帮忙实现

USB3.0数据采集系统谁能帮忙实现

评分

等级-LV1-ChipDebug

8个月前更新110次阅读

Type-C的CC引脚确实设计得比较精妙

对于USB Type-C解决方案，连接器上的CC1和CC2引脚在源端与接收端之间承担连接建立与管理的关键功能。主要用于实现以下目标：检测...

Type-C的CC引脚确实设计得比较精妙-ChipDebug

Type-C的CC引脚确实设计得比较精妙-ChipDebug

Type-C的CC引脚确实设计得比较精妙-ChipDebug

评分

等级-LV1-ChipDebug

8个月前发布14次阅读

adpcm自适应差分脉冲编码调制

因为声音一般是连续的，也就是频率足够快的情况下，前后两个采样值之间的差异会比较小。我们就利用这个特性来对数据进行压缩，也就是对两次采样值的差再做一次量化，由于这个差值比较小，因此我们可以使用更少的bit来存储，这样就实现了压缩的结果。如上图所...

FPGA开源项目

评分

等级-LV1-ChipDebug

8个月前发布33次阅读

提问高云FPGA和Xilinx FPGA吉比特收发器通信

高云的吉比特收发器支持协议Roralink 64/66b, 这个协议是否兼容Aurora 64/66b, 设计想利用高云吉比特收发器发送，Xlinx的GTX接收，是否能实现正确功能？

评分

等级-LV1-ChipDebug

8个月前发布13次阅读

语音信号压缩与解压缩

语音信号压缩与解压缩是一项重要的技术，它在语音通信、语音存储和语音处理等领域起着关键作用。在这篇博文中，我们将介绍一种基于自适应差分脉冲编码调制（Adaptive Differential Pulse Code Modulation，ADPCM）的语音压缩技术。语音信号是一种连续的模拟信...

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

9个月前发布16次阅读

number of data lanes 4 doesn’t match with Lane assignment count

从下图看PHY lane2，但是interface关闭重新打开之后才看到这个现象

number of data lanes 4 doesn't match with Lane assignment count-ChipDebug

number of data lanes 4 doesn't match with Lane assignment count-ChipDebug

易灵思(Elitestek)

评分

等级-LV1-ChipDebug

9个月前发布22次阅读

OSERDES2要配合BUFIO2吗？如果使用不在同一BANK的IO做为时钟要怎么处理呢？

大家好，新手使用spartan6的OSERDES2搞lvds输出，仿真正常.BANK0做为单端输入28bit单端数据，CLK没接在GCLK引脚BANK1做为LVDS输出，必须要bank1的GCLK脚接入时钟才行吗？可以使用PLL或者DCM来驱动吗？谢谢大家！

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

9个月前发布22次阅读

每次插入新的下载器或者更换USB口都需要重新安装驱动

新插入的下载器一般显示 COM口.把COM口卸载掉。同理把隐藏的设备的驱动全部卸载掉可以看到很多隐藏设备删除设备管理器隐藏的设...

每次插入新的下载器或者更换USB口都需要重新安装驱动-ChipDebug

每次插入新的下载器或者更换USB口都需要重新安装驱动-ChipDebug

每次插入新的下载器或者更换USB口都需要重新安装驱动-ChipDebug

每次插入新的下载器或者更换USB口都需要重新安装驱动-ChipDebug

易灵思(Elitestek)

评分

等级-LV3-ChipDebug

9个月前发布315次阅读

License expired处理方法

首先用我们提供的新license替换类似路径下原有的lic.替换后如果仍报错，Project--->Clean Project

License expired处理方法-ChipDebug

License expired处理方法-ChipDebug

License expired处理方法-ChipDebug

评分

等级-LV1-ChipDebug

9个月前发布17次阅读

Lattice Radiant 2023.2 Reveal Analyzer/Controller Startup Wizard

LATTICE Radiant 2023.2 使用Reveal Analyzer/Controller Startup Wizard，detect usb port 同样的安装操作，另一台电脑可...

Lattice Radiant 2023.2 Reveal Analyzer/Controller Startup Wizard-ChipDebug

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

9个月前发布21次阅读

提问GT设置 Combine plus/minus commas

GT_WIZARD IP中在对齐中有一个选项： Combine plus/minus commas ，看手册描述是如果使能该选项，则MCOMMA和PCOMMA模式将合并，comma对齐模块将在串行流中搜索两个K码，实现16b或20b的K码对齐功能。有点疑问，勾选后需要在接收端连续检测两个BC。那怎么分辨两...

评分

等级-LV1-ChipDebug

9个月前发布48次阅读

提问Potato PIE V4.3 摄像头无图像输出

HDMI 开发板在没有烧录第18个例程（显示摄像头图像）前，测得R31处的时钟为10Mhz，但是烧录了第18个例程后，R31处的时钟变成只有2.5 ~...

Potato PIE V4.3 摄像头无图像输出-ChipDebug

Potato PIE V4.3 摄像头无图像输出-ChipDebug

评分

等级-LV1-ChipDebug

9个月前发布56次阅读

EDA和fpga的区别

简单来说，EDA是“工具”，而FPGA是“材料”。用一个比喻来理解：EDA 就像是建筑师和工程师使用的一整套设计软件和工具（如AutoCAD, Photoshop, 结构仿真软件等）。FPGA 就像是一块可塑性极强的万能建材（比如乐高积木），你可以用它来搭建出房子、汽车、机...

评分

等级-LV1-ChipDebug

7个月前更新86次阅读

FPGA基础：一文吃透CRC算法（上）

前言在很多以太网、SATA 或其他高速接口项目中，我们经常会接触到 CRC（循环冗余校验）。通常，工程师会通过网站或软件工具生成...

FPGA基础：一文吃透CRC算法（上）-ChipDebug

FPGA基础：一文吃透CRC算法（上）-ChipDebug

FPGA基础：一文吃透CRC算法（上）-ChipDebug

评分

等级-LV1-ChipDebug

7个月前更新68次阅读

FPGA基础：一文吃透CRC算法（下）——CRC硬件加速原理深度解析

前言在很多以太网、SATA 或其他高速接口项目中，我们经常会接触到 CRC（循环冗余校验）。通常，工程师会通过网站或软件工具生成...

FPGA基础：一文吃透CRC算法（下）——CRC硬件加速原理深度解析-ChipDebug

FPGA基础：一文吃透CRC算法（下）——CRC硬件加速原理深度解析-ChipDebug

评分

上一页 1 234 5…1068 下一页跳转