SOC FPGA论坛首页-ChipDebug-第6页

SOC FPGA论坛首页-ChipDebug-第6页

祥哥爱学习

等级-LV1-ChipDebug

5个月前发布68次阅读

提问求这个ddr3的demo

请问下有这个demo的工程文件吗？ddr3是内嵌到芯片内部的吗？

求这个ddr3的demo-ChipDebug

易灵思(Elitestek)

评分

等级-LV1-ChipDebug

5个月前更新20次阅读

已解决安路EAD TD怎么绑定外部文本编辑器

有什么办法可以绑定外部文本编辑器，自带操作不方便。资料我找不到怎么设置

评分

祥哥爱学习

等级-LV1-ChipDebug

5个月前发布16次阅读

提问请问debug file添加了.json文件，也勾选了，点击ok保存，再一次打开这个界面发现跟原来一样，没有勾选，没有文件，这个怎么解决？

请问debug file添加了.json文件，也勾选了，点击ok保存，再一次打开这个界面发现跟原来一样，没有勾选，没有文件，这个怎么解决？-ChipDebug

易灵思(Elitestek)

评分

祥哥爱学习

等级-LV1-ChipDebug

5个月前更新22次阅读

提问请问，debugger抓取信号，我想抓一个信号的下降沿，抓到了波形就停止了，如何能让波形继续运行，因为这个信号有多次下降沿，我想把所有下降沿抓到

易灵思(Elitestek)

评分

祥哥爱学习

等级-LV1-ChipDebug

5个月前更新42次阅读

提问调用uart IP核，出现这个报错是什么原因呢？怎么解决

调用uart IP核，出现这个报错是什么原因呢？怎么解决-ChipDebug

易灵思(Elitestek)

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

5个月前发布20次阅读

ERROR(2): The following block types exceed device resources: IO :4154/3970 resources used0

ERROR(1): Too many netlist objects for this device, packer unable to completeERROR(2): The following block types exceed ...

ERROR(2): The following block types exceed device resources:
IO :4154/3970 resources used0-ChipDebug

ERROR(2): The following block types exceed device resources:
IO :4154/3970 resources used0-ChipDebug

易灵思(Elitestek)

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

5个月前更新237次阅读

精易灵思LVDS用法

这里以钛金的LVDS为例。LVDS RX 时钟选择LVDS时钟的接收要连接名字为GPIOx_P_y_PLLINz名字的差分对，这样的管脚直接驱动PLL，产...

易灵思LVDS用法-ChipDebug

易灵思LVDS用法-ChipDebug

易灵思LVDS用法-ChipDebug

+11

易灵思LVDS用法-ChipDebug

易灵思(Elitestek)

评分

等级-LV1-ChipDebug

5个月前发布20次阅读

UART 调试时遇到的IO输出问题

你好，UART例程是发送1个数据，我想改成发送多个数据。调试时发现in_flag 为高就一直发送, 就做了一个脉冲来控制奇怪就在下...

UART 调试时遇到的IO输出问题-ChipDebug

UART 调试时遇到的IO输出问题-ChipDebug

评分

等级-LV3-ChipDebug

4个月前更新144次阅读

TD软件安装及AL-Link驱动安装常见问题

安装TD_64bit失败 Microsoft Visual C++ 2015 Redistributable(x64) 的解决方案安装TD4 缺少msvcr100.dll64bit系统安装安路anlogic usb cable下载器驱动失败解决方案.docx打开TD出现0xc000007b的解决方案.docx

评分

等级-LV1-ChipDebug

5个月前发布29次阅读

EF2_PHY_OSCDIV 介绍

我的400M PLL已经出来了。反过来看调用这个模块就出来61M左右的时钟，板子是12M输入，这个模块是什么功能？有没系统性的文章介绍...

EF2_PHY_OSCDIV 介绍-ChipDebug

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

5个月前发布26次阅读

There maybe problem with your IP Manager installation. Please reinstall Efinity

IP ERROR 14: failed to connect to all addresses; last error: UNAVAILABLE: ipv4:127.0.0.1:58562: WSA Error ... IP Manager...

There maybe problem with your IP Manager installation. Please reinstall Efinity-ChipDebug

易灵思(Elitestek)

评分

等级-LV3-ChipDebug

5个月前发布10次阅读

QT5.15.14 MSVC2019 静态编译

修改confMT版本编译（本篇幅着重MD静态编译版本，MT编译按照如下修改进行编译）：打开源码目录 qtbase\mkspecs\common\msvc-desktop.conf将 QMAKE_CFLAGS_XXXXXXX 中的MD 、MDd 替换为MT 、MTd配置库configure.bat -static -prefix "D:\Qt\qt5.15.14_static__...

2

等级-LV1-ChipDebug

5个月前更新16次阅读

已解决demo4 key pll 例程中的引脚配置 J1 N6在哪里定义?

demo4 key pll 例程中的引脚配置 J1 N6在哪里定义?-ChipDebug

评分

等级-LV3-ChipDebug

5个月前发布56次阅读

AL-LINK命令行下载程控下载说明书

安装安路科技的独立版下载工具DL，资料包里的6.zip即为该软件的压缩包，也可以自行从安路官网下载。解压之后安装。然后打开软件...

AL-LINK命令行下载程控下载说明书-ChipDebug

AL-LINK命令行下载程控下载说明书-ChipDebug

AL-LINK命令行下载程控下载说明书-ChipDebug

+1

AL-LINK命令行下载程控下载说明书-ChipDebug

评分

等级-LV1-ChipDebug

5个月前更新22次阅读

已解决AL-FPGA-LINK 命令行调用

请问一下如何使用AL-FPGA-LINK烧录器实现调用命令行自动烧录，谢谢。

评分

等级-LV3-ChipDebug

5个月前更新57次阅读

visual studio cmake静态编译opencv 以及使用静态库编译可执行文件

提前准备：visual studio 2019（64位）opencv-4.3.0opencv-contrib-4.3.0cmake-3.1.8（64位）**注意编译windows版本的opencv要下...

visual studio cmake静态编译opencv 以及使用静态库编译可执行文件-ChipDebug

visual studio cmake静态编译opencv 以及使用静态库编译可执行文件-ChipDebug

visual studio cmake静态编译opencv 以及使用静态库编译可执行文件-ChipDebug

+8

visual studio cmake静态编译opencv 以及使用静态库编译可执行文件-ChipDebug

评分

等级-LV3-ChipDebug

1个月前更新138次阅读

PotatoPie 4.0 实例教程 VexRiscvMSP SOC 从SD卡启动Linux并运行micropython

开发板购买链接直达https://item.taobao.com/item.htm?ft=t&id=776516984361手机扫码工程文件说明gateware.7z是逻辑工程img...

PotatoPie 4.0 实例教程 VexRiscvMSP SOC 从SD卡启动Linux并运行micropython-ChipDebug

PotatoPie 4.0 实例教程 VexRiscvMSP SOC 从SD卡启动Linux并运行micropython-ChipDebug

PotatoPie 4.0 实例教程 VexRiscvMSP SOC 从SD卡启动Linux并运行micropython-ChipDebug

+6

PotatoPie 4.0 实例教程 VexRiscvMSP SOC 从SD卡启动Linux并运行micropython-ChipDebug

评分

等级-LV3-ChipDebug

5个月前更新148次阅读

PotatoPie 4.0 实例教程 VexRiscv MCU 从SD卡运行app

开发板购买链接直达https://item.taobao.com/item.htm?ft=t&id=776516984361手机扫码工程文件说明boot.json是启动脚本demo.7...

PotatoPie 4.0 实例教程 VexRiscv MCU 从SD卡运行app-ChipDebug

PotatoPie 4.0 实例教程 VexRiscv MCU 从SD卡运行app-ChipDebug

PotatoPie 4.0 实例教程 VexRiscv MCU 从SD卡运行app-ChipDebug

+9

PotatoPie 4.0 实例教程 VexRiscv MCU 从SD卡运行app-ChipDebug

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

5个月前发布13次阅读

[EFX-0377 ERROR] Clock port ‘CLK’ of instance ‘edb_top_inst/la0/la_resetn_p1~FF’ is constant. (xxx/Efinity/work_dbg/debug_top.v:4076)

虽然在module上给了时钟，但是在top上并没有定义，时钟不存在。如我在使用中没有定义input clk_25m另外添加debug的时钟也要看...

[EFX-0377 ERROR] Clock port 'CLK' of instance 'edb_top_inst/la0/la_resetn_p1~FF' is constant. (xxx/Efinity/work_dbg/debug_top.v:4076)-ChipDebug

易灵思(Elitestek)

评分

等级-LV3-ChipDebug

46天前更新163次阅读

PotatoPie V4.0 RGMII 千兆网 UDP传输教程

Internet（互联网）是全球范围内连接计算机网络的系统，它由大量的本地、区域和全球网络互连而成，使用统一的通信协议（TCP/IP）...

PotatoPie V4.0 RGMII 千兆网 UDP传输教程-ChipDebug

PotatoPie V4.0 RGMII 千兆网 UDP传输教程-ChipDebug

PotatoPie V4.0 RGMII 千兆网 UDP传输教程-ChipDebug

+21

PotatoPie V4.0 RGMII 千兆网 UDP传输教程-ChipDebug

评分

等级-LV1-ChipDebug

5个月前发布10次阅读

EF2L15LG100B 详细规格书改PLL配置

资料里好像没找到. 想知道PLL每行配置的用法EF2_PHY_PLL #(.DPHASE_SOURCE("ENABLE"),.DYNCFG("DISABLE"),.FIN("58.000"),

评分

等级-LV1-ChipDebug

5个月前发布17次阅读

提问LFE5U-85F-7BG381I LVDS输出信号幅度

lvds pin分配在bank 2; 目前实测遇到的问题：输出(wire)27MHz时钟到lvds pin （P/N）, 外接显示屏，示波器测试的信号峰峰值 < 50mV; 远远小于 LVDS最低100mV要求IOBUF PORT "TCLK_out" IO_TYPE=LVDS ;IOBUF PORT "TA_out" IO_TYPE=LVDS ;IOBUF PORT "T...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

5个月前发布37次阅读

关于Lattice加密的问题

前一段时间拿到了一块带Lattice XP2片子的加密板卡和原理图，手上只有一个.key文件好像不能加密烧写文件，之前的密匙也找不到了，假如我直接把片子吹掉换一个新的应该可以绕过加密了吧，因为不太了解Lattice的加密涉不涉及外围电路所以来咨询下。或者有没有办...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

5个月前发布9次阅读

KIT-8447 ERROR: GUI-8306 ERROR: 想注释掉[72:0] io, 出现以上两个问题. chipwatcher 搜索不到, 请帮解决下,谢谢

KIT-8447 ERROR:
GUI-8306 ERROR:
想注释掉[72:0] io, 出现以上两个问题. chipwatcher 搜索不到, 请帮解决下,谢谢-ChipDebug

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

6个月前发布12次阅读

Error, the DDR Memory Type parameter in IPM = DDR3, does not match to Memory Type setting in InterfaceDesigner cs_mem type=LPDDR3.

该帖子内容已隐藏，请登录后查看

登录后继续查看

易灵思(Elitestek)

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

6个月前更新18次阅读

ERROR(3): EFX_PNR routing could not complete

该帖子内容已隐藏，请登录后查看

登录后继续查看

易灵思(Elitestek)

评分

等级-LV1-ChipDebug

6个月前发布4次阅读

XCELIUMMAIN23.03.002（含patch）

该帖子内容已隐藏

FPGA常见问题

评分

等级-LV1-ChipDebug

6个月前发布13次阅读

功能仿真怎么查看内部信号

JLSF是工程顶层文件名DataTransform16_16是被JLSF例化的一个模块DataTransform16_16中的寄存器[15,0]Com信号，且不是该项目的输...

功能仿真怎么查看内部信号-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

6个月前发布25次阅读

提问大佬们，怎么实现串口发多个数据，现在只能按键按一下发一个8位数据，怎么按一下发多个8位数据呢

评分

等级-LV3-ChipDebug

6个月前发布55次阅读

ZYNQ 移植 Linux Frame Buffer支持SPI LCD

为litex支持SPI LCD屏作参考。https://zhouyuqian.com/2020/05/11/ZYNQ-%E7%A7%BB%E6%A4%8D-Linux-Frame-Buffer/Framebuffer 是...

ZYNQ 移植 Linux Frame Buffer支持SPI LCD-ChipDebug

ZYNQ 移植 Linux Frame Buffer支持SPI LCD-ChipDebug

ZYNQ 移植 Linux Frame Buffer支持SPI LCD-ChipDebug

+2

ZYNQ 移植 Linux Frame Buffer支持SPI LCD-ChipDebug

评分

上一页 1…4 567 8…1056 下一页跳转