SOC FPGA论坛首页-ChipDebug-第15页

ii1397

1年前更新568次阅读

安路开发板核心板PotatoPie V2.0来了，专为创客和学生设计！

专为在校学生和创客设计，为普及国产FPGA献一份力！
做工小巧，可随身携带，紫色大气上档次，USB typeC 接口，开发板自带下载器...

Anlogic-安路

刘工

1年前发布44次阅读

安路经济开发板下载工具

到底在哪里下载啊

Anlogic-安路

评分

q790382592

1年前发布21次阅读

请问这个时序如何设定的能否具体解释一下

`timescale 1ns/1ns
////////////////////////////////////////////////////////////////////////
// Author : EmbedFire
// Create Date : 2019/04/01

Anlogic-安路

评分

stephen2017

2年前更新36次阅读

FPGA数字IO如何实现DAC功能

方波时域与频域假设方波频率为f0。横轴谐波次数为0的柱状图代表直流分量的幅值，也就是方波的平均电压（与占空比有关）...

FPGA常见问题

评分

约好

1年前发布101次阅读

已解决新人入坑SDK开发，hello world程序在终端中没有打印任何信息

用的是zybo-z7的芯片，在设计过程中也很奇怪，会出现vivado软件上与digilent公司给的原理图不一致的情况如下图是vivado软件中的M...

新人入坑SDK开发，hello world程序在终端中没有打印任何信息-ChipDebug

Xilinx-AMD

chipdebug

2年前更新90次阅读

差分曼彻斯特编码解码的FPGA实现

简介在当今高度集成的系统中，降噪是电路板设计人员的重中之重。带有嵌入式时钟的串行传输数据可以显着减少数据走线，并且无需在...

FPGA CPLD资料源码分享

评分

diwhy6

1年前发布30次阅读

提问关于QUARTUS II学习复现不到QUARTUS PRIME PRO 20.4版本的问题

公司用的是Quartus prime pro 20.4版本，但自己学习用的是Quartus II版本，感觉网上新版本Quartus教学好少。现在学到ip核部分，但很多能在Quartus II跟着教程一步一步学的项目却很难复现到新版本上，比如旧版本用的ATLPLL到了新版本就变成了IOPLL，请问大家有...

Altera-Intel

评分

tststs

1年前发布60次阅读

提问工程添加调试文件.rvl后，在translate design步骤报错：logical block ” with type ” is unexpanded。

请教各位一个问题，lattice diamond3.12工程中添加.rvl调试文件后，在translate design步骤报错，logical block '' with type '' is unexpanded。用LSE综合可以通过，用synplify pro就会报错，这是什么原因？

Lattice-莱迪斯

Harman

2年前更新83次阅读

Xilinx FPGA AI开发工具 AIE(3)—理解AIE编程中的Kernel

在上一篇文章中我们介绍了AIE中的graph。graph通常在一个.h文件中描述，可认为是AIE应用工程的顶层文件，位置仅次于仿真文件，我...

Harman

作者2

https://chipdebug.com/forum-post/52660.html https://chipdebug.com/forum-post/52681.html

Xilinx-AMD

评分

kane1016073699

1年前发布48次阅读

已解决添加自定义的引脚连接模块是出现SYN-8001 ERROR: Cannot fit all model pins.

按照帮助约束IO了但是还是出现
SYN-8001 ERROR: Cannot fit all model pins.这种情况，请问是什么问题，可以出个教程吗？

Anlogic-安路

评分

Altera_wiki

6年前发布36次阅读

＃**错误：<Quartus II安装目录> /eda/sim_lib/mentor/altera_lnsim_for_vhdl.sv(38）：在受保护区域。

该帖子内容已隐藏，请评论后查看

登录后继续评论

登录注册

Altera-Intel

评分

chenning

1年前发布26次阅读

哪位兄弟有安路TD的安装包呀，求分享

Anlogic-安路

评分

chenning

1年前更新88次阅读

已解决国产安路 RAM 加载 .mif文件加载不进去出现 there is an error in the mif ,please select the correct.

国产安路 RAM 加载 .mif文件加载不进去出现 there is an error in the mif ,please select the correct.-ChipDebug

Anlogic-安路

评分

upstarter

1年前发布21次阅读

已解决模块内部定义线形变量，并进行赋值，这种操作的意义？

图1图2图一是模块的复位输入，求教为什么还要在模块内定义wire变量，对复位信号进行赋值，这样做有什么好处吗？

Xilinx-AMD

评分

宁好

1年前发布32次阅读

语法问题求解答

有没有大佬告诉我我这个语法咋错了问了gpt说没问题。。。说是 syntax errow near and 还有syntax errow near ）还...

FPGA常见问题

会飞的假老练

4年前发布406次阅读

怎么把xilinx 的AXI-can IP 核配置到正常工作模式

我根据AXI总线的时序，向相应的寄存器写入了配置信息，首先将ip核用硬件复位线复位了，然后配置了工作模式寄存器，传输层寄存器...

Xilinx-AMD

评分

showkevin

1年前更新105次阅读

常用串行总线(三)——IIC协议(Verilog实现)

目录/contents● IIC基础知识● IIC传输协议● IIC代码实现● IIC的优缺点01IIC基础知识集成电路总线（Inter-Intergrated Circui...

FPGA常见问题

评分

宁好

1年前更新51次阅读

提问安路板子新手时序有点弄不明白求大佬梳理

按手册我选的时钟频率为16MHz 那Dclk=62.5nm 请问这个N值等于多少怎么计算总感觉时序对不上请问有没有大佬给梳...

Anlogic-安路

评分

宁好

1年前发布27次阅读

为什么不赋值啊大佬救命

为什么语法也没错赋值语句也给了计数器clk_cnt16也是正常增加但是SIN不按照clr赋值？？？大佬帮帮我吧

Xilinx-AMD

大山雀

1年前发布38次阅读

求助我的ZYNQ的UART使用EMIO脚不成功

写项目时发现使用emio没有用，于是拿hello word工程做实验，确实没有成功。然后Generate output products,Create HDL wrapper,综...

Xilinx-AMD

评分

Andy

1年前更新22次阅读

中科亿海微浮点数转换定点数

引言浮点数转换定点数是一种常见的数值转换技术，用于将浮点数表示转换为定点数表示。浮点数表示采用指数和尾数的形...

中科亿海微(ehiway)

评分

liximomo

2年前更新53次阅读

基于 FPGA 的模拟 I²C协议设计（附verilog代码）

导读
I²C（Inter-Integrated Circuit），其实是 I²C Bus简称，中文就是集成电路总线，它是一种串行通信总线，使用多主从架构，...

+18

FPGA常见问题

Airkids_zz

2年前发布85次阅读

从工程师角度尽可能详细的聊聊国产FPGA

偷点闲，扯点国产FPGA的事儿，仅个人见解，一家之言。从入行起，所知的FPGA就只有Xilinx、Altera和Lattice三大家，偶尔能听到actel的名字，便不知有其他，无论国产了。后来慢慢的随着知识的增长，了解到还有Microsemi（有基于RISC-V指令集的SoC）、QuickLogic...

FPGA新闻资讯

wxyz

1年前发布47次阅读

已解决新手请教FPGA测量间歇性脉冲计数的思路

有下图所示的间歇性脉冲串：需要用FPGA测量A段、B段、C段、D段等等的脉冲数量。请教老师实现的思路？

FPGA常见问题

评分

mscststs

1年前更新88次阅读

+79

FPGA新闻资讯

评分

willansb502

1年前更新60次阅读

国产ADC厂家及产品选型资料

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

zz2023

1年前发布18次阅读

已解决请问有PotatoPie的内置多通道adc采样例程吗

评分

1年前发布37次阅读

评分

1年前更新44次阅读

FPGA英文电子书（补发）

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

summeryy

1年前更新578次阅读

已解决请问提示 HDL-8007 ERROR: cc is a black box in cc.v(1)怎么解决

文件名也是对的module cc(
input wire clk, // 系统时钟信号
input reg !rst, // 复位信号
input wire key, // 按键信号

Anlogic-安路

评分

上一页 1…13 141516 17…1056 下一页跳转

安路开发板核心板PotatoPie V2.0来了，专为创客和学生设计！

安路经济开发板下载工具

请问这个时序如何设定的能否具体解释一下

FPGA数字IO如何实现DAC功能

已解决新人入坑SDK开发，hello world程序在终端中没有打印任何信息

差分曼彻斯特编码解码的FPGA实现

提问关于QUARTUS II学习复现不到QUARTUS PRIME PRO 20.4版本的问题

提问工程添加调试文件.rvl后，在translate design步骤报错：logical block ” with type ” is unexpanded。

Xilinx FPGA AI开发工具 AIE(3)—理解AIE编程中的Kernel

已解决添加自定义的引脚连接模块是出现SYN-8001 ERROR: Cannot fit all model pins.

＃**错误：<Quartus II安装目录> /eda/sim_lib/mentor/altera_lnsim_for_vhdl.sv(38）：在受保护区域。

哪位兄弟有安路TD的安装包呀，求分享

已解决国产安路 RAM 加载 .mif文件加载不进去出现 there is an error in the mif ,please select the correct.

已解决模块内部定义线形变量，并进行赋值，这种操作的意义？

语法问题求解答

怎么把xilinx 的AXI-can IP 核配置到正常工作模式

常用串行总线(三)——IIC协议(Verilog实现)

提问安路板子新手时序有点弄不明白求大佬梳理

为什么不赋值啊大佬救命

求助我的ZYNQ的UART使用EMIO脚不成功

中科亿海微浮点数转换定点数

基于 FPGA 的模拟 I²C协议设计（附verilog代码）

从工程师角度尽可能详细的聊聊国产FPGA

已解决新手请教FPGA测量间歇性脉冲计数的思路

2023年最新国产芯片替代厂家

国产ADC厂家及产品选型资料

已解决请问有PotatoPie的内置多通道adc采样例程吗

国产FPGA推荐

FPGA英文电子书（补发）

已解决请问提示 HDL-8007 ERROR: cc is a black box in cc.v(1)怎么解决