SOC FPGA论坛首页-ChipDebug-第13页

SOC FPGA论坛首页-ChipDebug-第13页

等级-LV1-ChipDebug

1年前更新35次阅读

已解决AL-FPGA-LINK 命令行调用

请问一下如何使用AL-FPGA-LINK烧录器实现调用命令行自动烧录，谢谢。

评分

等级-LV3-ChipDebug

9个月前更新1700次阅读

ICMAKER的PotatoPie开发板及AL-Link(含mini)下载器的驱动说明

PotatoPie 板载的下载器（包括PotatoPie V2.1， PotatoPie V3.0， PotatoPie V4.0），Anlogic AL-Link mini经济型下载器, Anlogi...

ICMAKER的PotatoPie开发板及AL-Link(含mini)下载器的驱动说明-ChipDebug

ICMAKER的PotatoPie开发板及AL-Link(含mini)下载器的驱动说明-ChipDebug

ICMAKER的PotatoPie开发板及AL-Link(含mini)下载器的驱动说明-ChipDebug

+7

ICMAKER的PotatoPie开发板及AL-Link(含mini)下载器的驱动说明-ChipDebug

评分

等级-LV1-ChipDebug

1年前发布15次阅读

EF2L15LG100B 详细规格书改PLL配置

资料里好像没找到. 想知道PLL每行配置的用法EF2_PHY_PLL #(.DPHASE_SOURCE("ENABLE"),.DYNCFG("DISABLE"),.FIN("58.000"),

评分

等级-LV1-ChipDebug

1年前发布38次阅读

提问LFE5U-85F-7BG381I LVDS输出信号幅度

lvds pin分配在bank 2; 目前实测遇到的问题：输出(wire)27MHz时钟到lvds pin （P/N）, 外接显示屏，示波器测试的信号峰峰值 < 50mV; 远远小于 LVDS最低100mV要求IOBUF PORT "TCLK_out" IO_TYPE=LVDS ;IOBUF PORT "TA_out" IO_TYPE=LVDS ;IOBUF PORT "T...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

1年前发布76次阅读

KIT-8447 ERROR: GUI-8306 ERROR: 想注释掉[72:0] io, 出现以上两个问题. chipwatcher 搜索不到, 请帮解决下,谢谢

KIT-8447 ERROR:
GUI-8306 ERROR:
想注释掉[72:0] io, 出现以上两个问题. chipwatcher 搜索不到, 请帮解决下,谢谢-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新193次阅读

testbench中,forever产生时钟出错

该帖子内容已隐藏，请登录后查看

登录后继续查看

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新241次阅读

平头哥开源RISC-V处理器C910仿真

导言
最近花了点时间用VCS仿真了一下平头哥的开源RISC-V架构CPU，跑了几个case，但还没有时间去研究，仅仅是跑了一下，因为官方...

平头哥开源RISC-V处理器C910仿真-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

2年前更新1125次阅读

VCS命令详解

前言：
本文一共接近一万四千字，适合作为vcs中文使用手册查询，希望能帮助到一些朋友。
VCS命令详解(一): 编译命令
-ams：允许在VCS两步模式下使用Verilog-AMS代码。 -ams_discipline <discipline_name>：在VCS两步模式下，指定VerilogAMS中的默认离...

FPGA常见问题

1

等级-LV2-ChipDebug

2年前更新194次阅读

精set_output_delay如何约束？

上一篇我们讲过set_input_delay：
set_input_delay如何约束？
什么是output_delay？
顾名思义，output_delay就是指输出端口...

set_output_delay如何约束？-ChipDebug

set_output_delay如何约束？-ChipDebug

set_output_delay如何约束？-ChipDebug

+3

set_output_delay如何约束？-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

2年前更新164次阅读

FPGA实现Cordic算法求解arctanθ

一. 简介
由于在项目中需要使用的MPU6050，进行姿态解算，计算中设计到arctan 和 sqr(x*2 + y * 2),这两部分的计算，在了解了...

FPGA实现Cordic算法求解arctanθ-ChipDebug

FPGA实现Cordic算法求解arctanθ-ChipDebug

FPGA实现Cordic算法求解arctanθ-ChipDebug

FPGA开源项目

评分

等级-LV1-ChipDebug

2年前更新116次阅读

雷达抗干扰FPGA实现（项目工程源代码免费下载）

该帖子部分内容已隐藏

FPGA开源项目

评分

等级-LV1-ChipDebug

1年前发布36次阅读

提问大佬们，怎么实现串口发多个数据，现在只能按键按一下发一个8位数据，怎么按一下发多个8位数据呢

评分

等级-LV1-ChipDebug

3年前发布34次阅读

FPGA CPLD 设计工具 Xilinx ISE 使用详解.pdf

下载链接：美国赛灵思公司（Xilinx）是全球领先的可编程逻辑完整解决方案的供应商，赛灵思研发、制造并销售应用范围广泛的高级集成电路、软件设计工具以及作为预定义系统级功能的 IP（Intellectual Property）核。赛灵思公司成立于 1984 年，首创了现场可编...

评分

等级-LV1-ChipDebug

1年前发布61次阅读

大佬们，求更新ef2核心板例程！

求更新频率计例程！可以吗？大佬们

大佬们，求更新ef2核心板例程！-ChipDebug

评分

等级-LV1-ChipDebug

1年前发布39次阅读

有没有对输入的IO口采集PWM波形，在通过管脚IO输出。

有没有对输入的IO口管脚采集PWM波形配置，在通过管脚IO输出得出输入一样的波形配置。

评分

等级-LV1-ChipDebug

1年前更新122次阅读

已解决安路FPGA，程序加密问题

安路FPGA，EF2L15系列，程序应如何加密，防止破解？

评分

等级-LV1-ChipDebug

1年前发布61次阅读

提问大佬们，我想用EG4S20NG88跑一个cortex m3内核，试一下当MCU用，能找到相关程序吗

大佬们，我想用EG4S20NG88跑一个cortex m3内核，试一下当MCU用，能找到相关程序吗

评分

等级-LV1-ChipDebug

1年前发布62次阅读

已解决lattice 生成bit流问题

ERROR - e5cbsbitgen.c(327): Due to export control requirements this version of Bitgen does not support encryption or the use of the security bit for the LatticeECP3 family. Please contact lic_admn@latticesemi.com for a simple patch to enabl...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

1年前更新21次阅读

已解决求助，把串口代码加入LCD代码中会报错

大佬们，这个错误是为什么，我改了好多次还是会报这个，参考了LCD自带的程序定义也不行。potatopie 2.1板子，TD5环境。

求助，把串口代码加入LCD代码中会报错-ChipDebug

评分

等级-LV1-ChipDebug

1年前发布84次阅读

请大佬帮忙看看这个可能是什么原因导致的

请大佬帮忙看看这个可能是什么原因导致的-ChipDebug

请大佬帮忙看看这个可能是什么原因导致的-ChipDebug

请大佬帮忙看看这个可能是什么原因导致的-ChipDebug

请大佬帮忙看看这个可能是什么原因导致的-ChipDebug

1

等级-LV1-ChipDebug

1年前发布69次阅读

如何使得两个PWM波形能够错位起来相当于同一个时间内（比如一个周期10MS）能够让高电平占6MS低电平占4MS。

如波形所示，通过两个IO口输出的PWM波周期一样的我需要更改其中一个IO口周期高电平占时间多低电平占得时间少需要怎么操作如下图...

如何使得两个PWM波形能够错位起来相当于同一个时间内（比如一个周期10MS）能够让高电平占6MS低电平占4MS。-ChipDebug

如何使得两个PWM波形能够错位起来相当于同一个时间内（比如一个周期10MS）能够让高电平占6MS低电平占4MS。-ChipDebug

评分

等级-LV2-ChipDebug

1年前更新238次阅读

FPGA PCIE 入门资料 —— PCI Express 体系结构导读.pdf 和全网最全的PCIE 标准

该帖子内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV1-ChipDebug

1年前发布29次阅读

有关IO口调用的问题

我看了有些历程有些调用IO定义的有些没有定义，还有增加IO使用需要io[23:0] <= io[23:0] + 1'b1;io[43:24] <= io[43:24] +...

有关IO口调用的问题-ChipDebug

评分

等级-LV1-ChipDebug

1年前发布34次阅读

有关系统时钟和PWM工作频率在30Hz怎么设置以及有什么区别吗

有关系统时钟和PWM工作频率在30Hz怎么设置以及有什么区别吗-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新39次阅读

数码管控制计数延时更改没反应

数码管控制计数延时更改没反应

数码管控制计数延时更改没反应-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新76次阅读

FPGA书籍免费分享

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV1-ChipDebug

1年前发布30次阅读

提问如何将ov5640输出两路MIPI ？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

1年前更新230次阅读

已解决在例化TD自带的Soft_Fifo时报错，有无大佬解答

ERROR: No register match the pattern: isp_hardware_line_u0/u_sdram_top_isp/u_sdram_fifo_ctrl/rd_fifo_data/rd_to_wr_cross...

在例化TD自带的Soft_Fifo时报错，有无大佬解答-ChipDebug

在例化TD自带的Soft_Fifo时报错，有无大佬解答-ChipDebug

在例化TD自带的Soft_Fifo时报错，有无大佬解答-ChipDebug

评分

等级-LV1-ChipDebug

2年前发布59次阅读

求助：请问有靠谱的FPGA芯片维修厂家吗

购买的黑金核心板板载的FPGA芯片坏了，请问有靠谱的维修厂家可以修理吗

评分

等级-LV2-ChipDebug

1年前更新78次阅读

我收集的DRAM资料，含美光提供的SDRAM控制器源码

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

上一页 1…11 121314 15…1066 下一页跳转