SOC FPGA论坛首页-ChipDebug-第19页

SOC FPGA论坛首页-ChipDebug-第19页

等级-LV1-ChipDebug

5年前发布84次阅读

一个XILINX FPGA HLS Stream应用案例

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

1年前更新54次阅读

【开源】竖亥：实测FPGA平台上HBM的惊人带宽！

该帖子部分内容已隐藏

FPGA开源项目

评分

等级-LV1-ChipDebug

2年前更新159次阅读

手把手教你在Xilinx FPGA上搭建一个ARM Cortex-M3软核

之前介绍了ARM DesignStart计划，其中提到了Cortex-M1/M3 DesignStart FPGA版本支持Xilinx和国产Gowin平台，本篇文章将手把手教...

手把手教你在Xilinx FPGA上搭建一个ARM Cortex-M3软核-ChipDebug

手把手教你在Xilinx FPGA上搭建一个ARM Cortex-M3软核-ChipDebug

手把手教你在Xilinx FPGA上搭建一个ARM Cortex-M3软核-ChipDebug

+45

手把手教你在Xilinx FPGA上搭建一个ARM Cortex-M3软核-ChipDebug

评分

等级-LV2-ChipDebug

2年前更新16次阅读

PCIe架构概述（二）

不用通用时钟如前所述，PCIe Link不需要通用时钟(Common Clock)，因为它使用源同步模型，这意味着发送器将时钟提供给接收器以...

PCIe架构概述（二）-ChipDebug

PCIe架构概述（二）-ChipDebug

PCIe架构概述（二）-ChipDebug

+3

PCIe架构概述（二）-ChipDebug

FPGA常见问题

1

等级-LV1-ChipDebug

6年前发布18次阅读

Virtex-6 FPGA连接功能套件TRD – DDR3无法初始化

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

6年前发布19次阅读

仿真ACDS 13.1更新3设计时生成的VHDL错误“错误：未知正式标识符pll_slf_rst”和Verilog错误“错误：未解析的对pll_slf_rst的defparam引用”

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

6年前发布983次阅读

13.2 Verilog $ clog2函数实现不正确

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

1年前更新71次阅读

串行外设接口SPI基于VHDL代码（二）

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV1-ChipDebug

6年前发布38次阅读

为什么我会收到错误：“文本设计文件语法错误：文本设计文件包含’（’，但必须包含ASSERT，CONSTANT，DEFINE，DESIGN，FUNCTION，OPTIONS，PARAMETERS，SUBDESIGN或TITLE”？

该帖子内容已隐藏，请评论后查看

登录后继续评论

-1

等级-LV2-ChipDebug

6年前发布31次阅读

Vivado – PROHIBIT约束影响report_utilization

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV3-ChipDebug

1年前更新33次阅读

xilinx FPGA上可以使用的UART 转 AXI 调试桥接verilog源码

该帖子部分内容已隐藏

FPGA开源项目

评分

等级-LV2-ChipDebug

2年前更新287次阅读

面向硬件的设计思维——FPGA程序执行顺序

从一开始讲verilog的时候就已经多次给大家强调verilog是硬件描述语言。这次总结下面向硬件设计的思维，包括硬件设计模式，程序执...

面向硬件的设计思维——FPGA程序执行顺序-ChipDebug

评分

等级-LV2-ChipDebug

6年前发布182次阅读

Xilinx配置解决方案中心-配置文档

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

6年前发布10次阅读

8.1project navigator -FATAL_ERROR：GuiUtilities：Gq_Application.c：570：1.12.10.2

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

2年前发布40次阅读

为什么平台上没有讨论紫光的FPGA

想问下各位为什么平台上没有讨论紫光的FPGA

Pangomicro紫光同创

评分

等级-LV2-ChipDebug

6年前发布49次阅读

7系列MIG DDR3 SDRAM – 高范围（HR）存储区中是否需要DQ和DQS上的外部端接？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

6年前发布56次阅读

如何在Quartus II 14.1中启用HPS用户时钟2？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

2年前更新23次阅读

已解决modelsim 仿真报错Failed to find ‘video_cap_new’ in hierarchical name ‘video_cap…

modelsim仿真报错,自带的Isim却通过了仔细查也没法发现问题在哪?调用一个参数，说找不到？

FPGA常见问题

评分

等级-LV2-ChipDebug

2年前更新31次阅读

已解决在FPGA上移植 risc V和cortex m0 哪个资源消耗的多啊?

在FPGA上移植 risc V和cortex m0 哪个资源消耗的多啊, 有没有做过的

FPGA常见问题

评分

等级-LV1-ChipDebug

2年前发布64次阅读

提问pynq z2使用spi slave模式相關問題

目前pynq z2使用spi的slave模式，但在跟dsp溝通的時候會有問題。我們原先猜測是會多一個0在最前面，像是我原先要傳 1111111111111111 結果會變成 0111111111111111，多的1會被推到下一列，試著手動全部往前推一位後仍然會一些有錯誤，不知道這個問題是甚麼導...

评分

等级-LV1-ChipDebug

4年前发布175次阅读

FPGA网口数据组帧传输项目

该帖子内容已隐藏，请评论后查看

登录后继续评论

FPGA常见问题

评分

等级-LV1-ChipDebug

1年前更新76次阅读

高速电路设计实践.pdf

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV2-ChipDebug

2年前更新108次阅读

基于EF2S45VG81C的MIPI方案(一）

最近在用安路的器件调一个案子，输入分辨率1280*1728@60(4lane)，输出分辨率1600*2160@(8lane)。需要用cpld来做一个升阶。cpld部...

基于EF2S45VG81C的MIPI方案(一）-ChipDebug

1

等级-LV1-ChipDebug

2年前更新61次阅读

寻找在武汉的精通FPGA的信号处理专家合作。

如题。朋友公司找合伙人，要求人在武汉，有意者请联系，或者帮忙推荐，感谢！

FPGA招聘信息

评分

等级-LV1-ChipDebug

6年前发布22次阅读

CoolRunner II：时钟分频器复位引脚（CDRST）的行为

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

6年前发布18次阅读

Virtex-4 – Virtex-4在SelectMAP8中正确配置，但在SelectMAP32中未正确配置

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

6年前发布7次阅读

LogiCORE IP SMPTE2022-5 / 6视频IP传输器v2.0 – SMPTE2022-5 / 6内核是否支持IPv6？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

2年前更新37次阅读

FPGA 编程三大范例

注释：本文节选自赛灵思《Vitis 高层次综合用户指南 (UG1399)》v2021.2，仅作为个人学习记录之用，侵删。
虽然 FPGA 可使用 Ve...

FPGA 编程三大范例-ChipDebug

FPGA 编程三大范例-ChipDebug

FPGA 编程三大范例-ChipDebug

+3

FPGA 编程三大范例-ChipDebug

评分

等级-LV2-ChipDebug

2年前更新336次阅读

已解决lattice diamond SynplifyPro 编译错误 “Can’t open input file”

在lattice diamond软件编译参考设计时出现如下错误，对参考设计没做任何修改，综合工具选的是SynplifyPro，上周还可以没有问题,大伙能帮忙看看吗？ERROR - NF100 |Can’t open input file F:\dsirxreferencedesignrgb8882lane\rd1185_mipi_dsi2parallel_bridg...

等级-LV3-ChipDebug

超级版主1

用synplify打开看看。参考这个提问，https://chipdebug.com/forum-post/449.html

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

2年前更新46次阅读

mipi_DSI-2_specification_v1-0.pdf

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

3

上一页 1…17 181920 21…1056 下一页跳转