首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
关注
综合
板块
热门
精华
问答
投票
最新回复
最高评分
ICMaker
2年前更新
240次阅读
关注
FPGA/CPLD使用无源晶振替代有源晶振
该帖子部分内容已隐藏
付费阅读
已售 1
20
积分
黄金会员
19
钻石会员
18
登录购买
此内容为付费阅读,请付费后查看
Anlogic-安路
评分
回复
分享
Ordinary
3年前更新
92次阅读
关注
Xilinx的IP:1024点FFT快速傅立叶变换
该帖子部分内容已隐藏
付费阅读
已售 3
10
积分
黄金会员
9
钻石会员
8
登录购买
此内容为付费阅读,请付费后查看
FPGA CPLD资料源码分享
评分
2
分享
Ordinary
3年前更新
105次阅读
关注
Altera USB Blaster,J-Link,ST-Link,CMSIS-DAP多合一下载器开源
该帖子部分内容已隐藏
付费阅读
已售 3
5
积分
黄金会员
4
钻石会员
3
登录购买
此内容为付费阅读,请付费后查看
FPGA CPLD资料源码分享
评分
回复
分享
Ordinary
3年前更新
59次阅读
关注
开源的DDS信号源,带12位AD和10位DA,DDS输出幅度可控
该帖子部分内容已隐藏
付费阅读
已售 2
5
积分
黄金会员
4
钻石会员
3
登录购买
此内容为付费阅读,请付费后查看
FPGA CPLD资料源码分享
评分
回复
分享
Ordinary
2年前更新
96次阅读
关注
我收集的DRAM资料,含美光提供的SDRAM控制器源码
该帖子部分内容已隐藏
付费阅读
已售 2
20
积分
黄金会员
19
钻石会员
18
登录购买
此内容为付费阅读,请付费后查看
FPGA CPLD资料源码分享
评分
3
分享
ICMaker
3年前更新
32次阅读
关注
用逻辑门实现倍频的奇技YING巧
转载,这个可以用,但不建议用,除非要求不高省成本或PLL不够,不过话说回来安路家的CPLD都是带PLL的,一个不够就买带两个PLL的反正也差不多了钱。边沿触发方式, 每用一个宏or寄存器可以做到 2 倍频。————————关于倍频,大家都认为应该用PLL才能实现...
Anlogic-安路
评分
回复
分享
ICMaker
2年前更新
366次阅读
关注
安路AXI 接口的SDRAM精简控制器例程,基于EG4S20
该帖子部分内容已隐藏
付费阅读
已售 6
30
积分
黄金会员
20
钻石会员
10
登录购买
此内容为付费阅读,请付费后查看
Anlogic-安路
评分
3
分享
ICMaker
3年前更新
182次阅读
关注
VCS基础使用教程
用了VCS以后再也回不到modelsim了!!!简单汇总一下VCS常用的命令,给出解释以及建议,以下是VCS2022.06支持的命令。编译命令1、-debug_access使能dump FSDB/VPD,限制read/callback能力,-debug_access+all使能所有debug能力,-debug_access+class使能testb...
Anlogic-安路
评分
回复
分享
ICMaker
3年前更新
219次阅读
关注
VCS+Verdi和Xrun+Indago简单仿真环境搭建
导言本期主要给大家出一个简单makefile+tcl的仿真环境,支持vcs+verdi以及xrun+indago,因为最近虚拟机中的vcs不稳定,所有把...
Anlogic-安路
评分
1
分享
chipdebug
3年前更新
28次阅读
关注
教程——如何在本站的帖子中嵌入B站视频
要先点击复制链接,然后选择嵌入代码然后点击这个视频上传按钮然后在弹出的对话框中贴入代码
chipdebug.com站务
评分
回复
分享
upstarter
3年前发布
50次阅读
关注
已解决
模块内部定义线形变量,并进行赋值,这种操作的意义?
图1图2图一是模块的复位输入,求教为什么还要在模块内定义wire变量,对复位信号进行赋值,这样做有什么好处吗?
Xilinx-AMD
评分
1
分享
chenning
3年前更新
141次阅读
关注
已解决
国产安路 RAM 加载 .mif文件 加载不进去出现 there is an error in the mif ,please select the correct.
Anlogic-安路
评分
2
分享
ICMaker
3年前更新
64次阅读
关注
安装TD软件时出现 “由于找不到MSVCR100.dll,无法继续执行代码” 的解决办法
这个是由于缺少微软的VC运行时库导致的,从微软下载安装即可,装完之后重新打开软件即可。对于32位系统,安装这个:本站32位下载...
Anlogic-安路
评分
回复
分享
ICMaker
3年前更新
39次阅读
关注
看到有人问MIF相关问题,上传几个MIF和COE文件的生成工具和方法
该帖子部分内容已隐藏
付费阅读
10
积分
黄金会员
9
钻石会员
8
登录购买
此内容为付费阅读,请付费后查看
Anlogic-安路
评分
回复
分享
ICMaker
3年前更新
100次阅读
关注
编写小工具利器——世界上体积最小编译最快的C编译器TCC
该帖子部分内容已隐藏
付费阅读
已售 1
8
积分
黄金会员
7
钻石会员
6
登录购买
此内容为付费阅读,请付费后查看
Anlogic-安路
评分
回复
分享
chenning
3年前发布
46次阅读
关注
哪位兄弟有安路TD的安装包呀,求分享
Anlogic-安路
评分
2
分享
chenning
3年前更新
51次阅读
关注
提问
modelsim 报错 Actual expression (infix expression) of formal “rst” is not globally static. 是什么原因呀。
安路工程文件,
modelsim 仿真报错
报错的地方
Anlogic-安路
评分
回复
分享
kane1016073699
3年前发布
86次阅读
关注
已解决
添加自定义的引脚连接模块是出现SYN-8001 ERROR: Cannot fit all model pins.
按照帮助约束IO了但是还是出现
SYN-8001 ERROR: Cannot fit all model pins.这种情况,请问是什么问题,可以出个教程吗?
Anlogic-安路
评分
2
分享
Harman
3年前更新
41次阅读
关注
AIE(2)—理解AIE编程中的graph
在上一篇文章中我们介绍了AIE应用工程的基本结构以及AIE graph是如何将graph和仿真平台连接起来的。这里我们将重点介绍AIE graph...
Xilinx-AMD
评分
回复
分享
Harman
3年前更新
92次阅读
关注
AIE(4)—AIE编译器和X86模拟器
在之前的文章中,我们介绍了如何在Vitis下创建一个AIE工程以及AIE工程中的graph和kernel等基本概念,回顾一下,我们可以看到AIE...
+9
Xilinx-AMD
评分
回复
分享
Harman
3年前更新
81次阅读
关注
AIE(5)—针对AI Engine进行编译
在上一篇文章中,我们介绍了针对x86处理器编译AIE并执行功能仿真。在本篇文章中,我们将介绍针对AI Engine模型编译AIE并执行仿真...
+7
Xilinx-AMD
评分
回复
分享
Harman
3年前更新
84次阅读
关注
AIE(6)—用Vitis Analyzer查看AIE编译结果
在上一篇文章中我们介绍了运行AIE编译器编译graph和kernel相关代码,目标是AIE仿真器。这篇文章我们将重点介绍如何用Vitis Analy...
+6
Xilinx-AMD
评分
回复
分享
Harman
3年前更新
75次阅读
关注
AIE(7)—理解Runtime Ratio
在描述graph的.h文件中,我们需用对每个kernel设置runtime ratio,如下图所示代码第26行和第27行。通常这个值介于0和1之间,表征...
+3
Xilinx-AMD
评分
回复
分享
Harman
3年前更新
75次阅读
关注
AIE(9)—创建一个包含PL/PS/AIE的Vitis工程(2)
在前一篇文章中我们介绍了如何创建一个包含PL/PS和AIE三个domain的Vitis工程,接下来我们介绍一下如何编译该工程。 打开文件ful...
+9
Xilinx-AMD
评分
回复
分享
Harman
3年前更新
59次阅读
关注
AIE(8)—创建一个包含PL/PS/AIE的Vitis工程(1)
之前的文章里,我们创建的Vitis工程都只包含AIE domain,但实际上使用Versal时,极有可能三个domain都会使用。这篇文章我们将介...
+10
Xilinx-AMD
评分
回复
分享
Harman
3年前更新
52次阅读
关注
AIE(10)—使用Trace View
对Kernel进行性能分析需要对其进行仿真,同时还要用到Vitis Analyzer。为便于说明,我们以一个简单的Vitis工程为例。这个工程中...
+6
Xilinx-AMD
评分
回复
分享
Harman
3年前更新
51次阅读
关注
AIE(11)—评估graph性能
评估graph的性能对于kernel接口设计有着非常重要的意义。我们仍以前一篇文章中提到的工程为例。有三种方法可以评估graph的性能。...
+4
Xilinx-AMD
评分
回复
分享
Harman
3年前更新
185次阅读
关注
AIE(12)—AI Engine架构概览
AI Engine阵列是由一系列的AI EngineTile构成。每个AI Engine Tile包含一个AI Engine,一个存储单元和一个互连单元,如下图所示...
Xilinx-AMD
评分
回复
分享
Harman
3年前更新
53次阅读
关注
AIE(13)—标量/向量处理单元
AI Engine包含一个标量处理单元和一个向量处理单元。其中标量处理单元用于程序控制(分支,比较)、标量数学运算、非线性函数和...
+1
Xilinx-AMD
评分
回复
分享
Harman
3年前更新
57次阅读
关注
AIE(14)—AI Engine API简介
起初,在Xilinx推出包含AI Engine的FPGA芯片Versal AI Core时,针对AI Engine的编程方式为Intrinsics。Intrinsics可理解为已经被...
Xilinx-AMD
评分
回复
分享
上一页
1
…
32
33
34
35
36
…
1068
下一页
跳转
HI!请登录
登录
注册
标签云
赛灵思
莱迪思
英特尔/阿尔特拉
激光雷达
安路TD教程
Zynq-7000
xilinx
SoCs
Simulation
SDRAM
Routing
Quartus_Prime_Standard
Quartus_Prime_Pro
Quartus_Prime
Quartus_II
QUARTUS
Programming
PCIe
PCI
OpenCL
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则