首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
关注
综合
板块
热门
精华
问答
投票
最新回复
最高评分
diwhy6
3年前发布
81次阅读
关注
提问
关于QUARTUS II学习复现不到QUARTUS PRIME PRO 20.4版本的问题
公司用的是Quartus prime pro 20.4版本，但自己学习用的是Quartus II版本，感觉网上新版本Quartus教学好少。现在学到ip核部分，但很多能在Quartus II跟着教程一步一步学的项目却很难复现到新版本上，比如旧版本用的ATLPLL到了新版本就变成了IOPLL，请问大家有...
Altera-Intel
评分
3
分享
ICMaker
3年前更新
544次阅读
关注
安路TangDynasty(TD)中如何生成自定义IP？
在 FPGA 的设计过程中， 用户若不愿让第三方看到自己的源代码，可以对设计的源代码实施保护措施，即将源代码单独做成一个 IP 模...
+2
Anlogic-安路
评分
1
分享
ICMaker
3年前更新
115次阅读
关注
安路TangDynasty(TD)的安装注意事项
软件要求
TD对于 Linux 系统，软件运行的操作系统要求： Red Hat Enterprise 6.0 及以上版本对于 Windows 系统，软件运行的操作系统要求： Windows 7 Service Pack 1 及以上版本
硬件要求
用户的计算机硬件需要以下配置： 处理器： 2GHz 以上 内存...
Anlogic-安路
评分
回复
分享
ICMaker
3年前更新
903次阅读
关注
安路TangDynasty(TD)的工程创建和管理
创建新项目：
1. 选择 Project → New Project... 此时会弹出新项目对话框2. 指定所创建项目的存储路径并输入项目名称3. 选择 De...
+16
Anlogic-安路
评分
回复
分享
ICMaker
3年前更新
301次阅读
关注
安路TangDynasty(TD)导出 tcl 脚本
软件支持使用 tcl 脚本运行 Flow，可减少用户界面操作。工程运行 flow 后会自动生成 prj_name_Runs 文件夹， 默认包含 syn_1 和 ...
+2
Anlogic-安路
评分
回复
分享
ICMaker
3年前发布
718次阅读
关注
安路TangDynasty(TD)源文件管理
新建文件
1. Source → New Source
2. 选择生成文件的类型： Verilog, System Verilog, VHDL, VHDL Package, MIF,Verilog Test...
+25
Anlogic-安路
评分
回复
分享
ICMaker
3年前更新
973次阅读
关注
安路TangDynasty(TD)配置生成创建IP的方法
IP 生成器是一个创建 IP 核的图形交互设计界面。 用户可以在 IP 生成器中对所选 IP进行配置， 并自动生成相应的 IP 模块。目前支...
+5
Anlogic-安路
评分
回复
分享
ICMaker
3年前更新
3413次阅读
关注
安路TangDynasty(TD)进行IO约束管脚锁定的两种方法
GUI界面约束方法
界面约束方法易上手，但效率较低。有两种方式可以打开设置 IO 约束的界面：（必须完成 Syn Opt 的 Read Desi...
+19
Anlogic-安路
评分
1
分享
ICMaker
3年前发布
210次阅读
关注
安路TangDynasty(TD)创建和使用ADC IP模块
Eagle 系列内嵌有一个 8 通道的 12 位 1MSPS ADC，位于芯片的 BANK8。 ADC 模块需要独立的 3.3V 模拟工作电压和模拟地以及一个独...
+2
Anlogic-安路
评分
回复
分享
ICMaker
3年前更新
1679次阅读
关注
安路TangDynasty(TD)中使用内部逻辑分析仪ChipWatcher
ChipWatcher 是安路的内嵌逻辑分析仪，类似于quartus的signalTap, Xilinx Vivado的Integrated Logic Analyzer (ILA), Lattice Di...
+31
Anlogic-安路
评分
回复
分享
ICMaker
3年前更新
117次阅读
关注
安路TangDynasty(TD)在没有工程的情况下使用 ChipWatcher
在没有工程的前提下，依然可以使用 ChipWatcher 打开已存在的 cwc 文件进行波形查看。需要注意以下几点：1. 需要保证 ChipWatche...
+1
Anlogic-安路
评分
回复
分享
ICMaker
3年前更新
67次阅读
关注
安路TangDynasty(TD)中内嵌逻辑分析仪ChipWatcher 的菊花链多芯片级联功能
ChipWatcher 现支持多个芯片级联操作，可实现对每个芯片分别进行波形查看。 要
对多个芯片级联中的某一个芯片进行波形查看时，首...
Anlogic-安路
评分
回复
分享
ICMaker
3年前更新
172次阅读
关注
安路TangDynasty(TD)无需编译修改BRAM数据的工具BramEditor
用户可以使用 BramEditor 从芯片中的 RAM 读取数据，并可对这些数据进行修改，修改后写进芯片，即可看到改动效果。1. 展开 Tools...
+13
Anlogic-安路
评分
回复
分享
ICMaker
3年前更新
71次阅读
关注
安路TangDynasty(TD)不重新编译不改变现有设计查看内部信号的工具ChipProbe
在有些情况下重新编译或者加入chipwatch后故障就消失了，这个时候很难debug，或者工程很大编译一次要几个小时，这些情况下就可以...
+4
Anlogic-安路
评分
回复
分享
ICMaker
3年前更新
139次阅读
关注
安路TangDynasty(TD)快速验证管脚好坏或焊接是否异常的工具I/O State Editor
这个功能其实就是是JTAG的边界扫描功能，可以用来快速判断管脚本身的好坏。
I/O State Editor 工具可以通过 JTAG 边界扫描指...
+3
Anlogic-安路
评分
3
分享
Randal
2年前更新
486次阅读
关注
FPGA开源项目 – USB3.0回环传输测试
该帖子部分内容已隐藏
付费阅读
已售 2
30
积分
黄金会员
28
钻石会员
26
登录购买
此内容为付费阅读，请付费后查看
FPGA开源项目
评分
4
分享
约好
3年前发布
39次阅读
关注
提问
求助我的EMIO以及MIO都无法成功控制LED
首先面对的问题就是一直没搞懂EMIO定义它的引脚的时候怎么判断那个EMIO引脚在前那个在后，就比如下面这个54，55，56应该怎么分配...
Xilinx-AMD
评分
1
分享
willansb502
3年前更新
152次阅读
关注
使用 Verilator 进行 Verilog Lint
FPGA设计是无情的，所以我们需要利用能获得的任何软件进行检查。Verilator是一个 Verilog 仿真器，还支持 linting：静态分析设计中的问题。Verilator 不仅可以发现综合工具可能忽略的问题，而且运行速度也很快。Verilator 也非常适合使用 SDL 进行图形仿真。
...
FPGA常见问题
评分
回复
分享
ICMaker
3年前发布
48次阅读
关注
等效时间采样原理及基于FPGA的实现
在现代电子测量、通讯系统以及生物医学等领域，经常涉及对宽带模拟信号进行数据采集和存储，以便计算机进一步进行数据处理。为了...
Anlogic-安路
评分
回复
分享
q790382592
3年前发布
65次阅读
关注
请问这个时序如何设定的 能否具体解释一下
`timescale 1ns/1ns
////////////////////////////////////////////////////////////////////////
// Author : EmbedFire
// Create Date : 2019/04/01
Anlogic-安路
评分
4
分享
刘工
3年前发布
87次阅读
关注
安路经济开发板下载工具
到底在哪里下载啊
Anlogic-安路
评分
2
分享
ICMaker
5天前更新
2095次阅读
关注
ICMAKER的PotatoPie开发板及AL-Link(含mini)下载器的驱动说明
PotatoPie 板载的下载器（包括PotatoPie V2.1， PotatoPie V3.0， PotatoPie V4.0），Anlogic AL-Link mini经济型下载器, Anlo...
+8
Anlogic-安路
评分
15
分享
ICMaker
3年前更新
775次阅读
关注
安路TangDynasty(TD)从HDL源码生成比特流（bitstream）的流程介绍——HDL2Bit
在输入设计源文件和约束文件后，下一步进入 HDL2Bit 的设计实现流程。 HDL2Bit流程包括设计读入（Read Design）、 RTL 级优化（O...
+49
Anlogic-安路
评分
回复
分享
ICMaker
3年前更新
467次阅读
关注
安路TangDynasty(TD)功能仿真
TD 支持用户使用第三方工具（如 Synopsys VCS、 Mentor Graphics Modelsim 等）来进行功能验证和时序验证。 TD 提供仿真所需的功...
+3
Anlogic-安路
评分
2
分享
ICMaker
3年前更新
3044次阅读
关注
安路TangDynasty(TD)使用Download工具下载程序（bitstream）
下载流程简介
在成功生成位流文件后，可以将它们载入到 FPGA 芯片的配置存储器或 SPI Flash存储器中。1. 在 FPGA Flow 面板中，...
+5
IVAN
2
下载的时候打印the bit selected is not match with the device是什么意思？
Anlogic-安路
评分
2
分享
ICMaker
3年前更新
527次阅读
关注
安路TangDynasty(TD) 扩展功能之flash(.bit或.bin文件）中添加自定义内容（Create Flash File）
Create Flash File
TD 软件提供 Create Flash File 功能，方便用户在目标位流文件中添加自定义的内容，扩展已有位流文件的功能，...
+1
Anlogic-安路
评分
回复
分享
ICMaker
3年前发布
141次阅读
关注
安路TangDynasty(TD) 扩展功能之BRAM数据上传（Update BRAM Data）
Update BRAM Data
TD 提供 Update BRAM Data 工具，若只需更新设计中 BRAM 的初始值时，无需重新编译工程，直接修改位流文件中 B...
+4
Anlogic-安路
评分
回复
分享
ICMaker
3年前更新
244次阅读
关注
安路TangDynasty(TD) 扩展功能之位流加密（EF Encrypt）
对于 EF2 和 EF3 系列器件， TD 软件支持对位流文件进行 128Bit AES 加密。 加密后的文件必须由用户提供的秘钥才能进行解密。 此...
+4
Anlogic-安路
评分
2
分享
moriland
3年前发布
42次阅读
关注
demo14_test_uart这个例程回读错误
发送18，收到08，有这个例程的说明吗？多谢！
Anlogic-安路
评分
2
分享
yong zhang
3年前发布
11次阅读
关注
A7中芯片中的内置的ADC模块如何关闭
Xilinx-AMD
评分
回复
分享
上一页
1
…
33
34
35
36
37
…
1068
下一页
跳转
HI！请登录
登录
注册
标签云
赛灵思
莱迪思
英特尔/阿尔特拉
激光雷达
安路TD教程
Zynq-7000
xilinx
SoCs
Simulation
SDRAM
Routing
Quartus_Prime_Standard
Quartus_Prime_Pro
Quartus_Prime
Quartus_II
QUARTUS
Programming
PCIe
PCI
OpenCL
最新的帖子
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
