SOC FPGA论坛首页-ChipDebug-第3页

SOC FPGA论坛首页-ChipDebug-第3页

等级-LV3-ChipDebug

2年前更新9次阅读

中国芯片大省排名，看到第二名时我惊呆了！

甘肃、宁夏、陕西⋯⋯
论及西部地区的产业经济发展，您或许不会首先想到高科技，尤其是芯片这样的产业，但事实正越来越超出大多...

中国芯片大省排名，看到第二名时我惊呆了！-ChipDebug

中国芯片大省排名，看到第二名时我惊呆了！-ChipDebug

中国芯片大省排名，看到第二名时我惊呆了！-ChipDebug

+5

中国芯片大省排名，看到第二名时我惊呆了！-ChipDebug

FPGA新闻资讯

1

等级-LV1-ChipDebug

2年前更新52次阅读

赛灵思的DDR IP手册ug586翻译和学习（11）第十一章 PHASER_IN锁相校准故障

赛灵思公司（Xilinx）的手册UG586：zynq-7000 AP Soc and 7 Series Devices Memory Interface Solutions，介绍的是DDR的IP核相关使用知识。我的阅读从第一章DDR3 and DDR2 SDRAM Memory Interface开始。继续上一篇，翻译和学习的是调试PHASER_IN锁相校准故障...

1

等级-LV1-ChipDebug

5个月前发布5次阅读

TD软件编译RTL的时候显示变量被mutidrive，有办法通过编译吗

1

等级-LV2-ChipDebug

2年前发布20次阅读

intel Altera Quartus_18.0_破解器_Linux

license_QII_MS_28D2441B721D_20191119 - 副本.datlicense_QII_MS_28D2441B721D_20191119.datlicense可改HOSTID和时间 (复件).da...

intel Altera Quartus_18.0_破解器_Linux-ChipDebug

1

等级-LV1-ChipDebug

6年前发布49次阅读

为什么英特尔®DisplayPortIP TX端口不支持每种颜色12或16位（bpc）的视频颜色深度？

由于时序收敛问题，英特尔®DisplayPortIP内核TX端口在以下FPGA器件和配置中不支持每种颜色12位（bpc）和16 bpc的视频颜色深度： 1.Arria®VGX，Quad Symbol，HBR2 2. Arria V GX，Quad符号，HBR 3. Arria V GX，双重符号，HBR 4. Arria V GX，双符号，RBR 5....

1

等级-LV2-ChipDebug

2年前更新356次阅读

通过MCU/ARM/CPU在线加载 Lattice CPLD/FPGA

LATTICE-CPLD/FPGA的在线加载程序包含7个文件，程序在安装目录下1）debug.h定义状态机操作中各个命令的字符串2）hardware.h定义硬件资源3）hardware.c和硬件操作相关的代码4）ispvm_ui.c和用户接口相关的代码5）ivm_core.cJTAG状态机操作代码6）vmopcode.h定...

Lattice-莱迪斯

1

等级-LV3-ChipDebug

2年前更新58次阅读

推荐两个实用的PCIe工具软件

PCIe 本文向大家推荐两个实用的PCIe相关的工具软件，Mindshare的Arbor和Teledyne LeCroy的TeleScan PE。
1. Mindshare Arbor
Mindshar...

推荐两个实用的PCIe工具软件-ChipDebug

推荐两个实用的PCIe工具软件-ChipDebug

FPGA CPLD资料源码分享

1

等级-LV1-ChipDebug

1年前更新30次阅读

基于FPGA的PCF8591的DAC（I2C）功能驱动

====硬件说明====
PCF8591是集成了4路ADC和1路DAC的芯片，使用I2C总线通信。
I2C总线是由Philips公司开发的一种简单、双向二线制...

基于FPGA的PCF8591的DAC（I2C）功能驱动-ChipDebug

基于FPGA的PCF8591的DAC（I2C）功能驱动-ChipDebug

基于FPGA的PCF8591的DAC（I2C）功能驱动-ChipDebug

基于FPGA的PCF8591的DAC（I2C）功能驱动-ChipDebug

FPGA常见问题

1

等级-LV2-ChipDebug

1个月前更新9次阅读

激光雷达之基于ADC采集的机械旋转式激光雷达fpga部分设计（二）激光开关和功率调节控制

该帖子内容已隐藏

1

等级-LV2-ChipDebug

3年前发布1337次阅读

精[FPGA 实现及PCIe IP 核知识点] PCIe为什么要增加Precoding？

（本文将根据PCIe Spec Gen5 对Precoding模块进行功能验证）
从PCIe Gen5开始，标准引入了一项新的功能：Precoding。虽然标准本...

[FPGA 实现及PCIe IP 核知识点] PCIe为什么要增加Precoding？-ChipDebug

[FPGA 实现及PCIe IP 核知识点] PCIe为什么要增加Precoding？-ChipDebug

[FPGA 实现及PCIe IP 核知识点] PCIe为什么要增加Precoding？-ChipDebug

+3

[FPGA 实现及PCIe IP 核知识点] PCIe为什么要增加Precoding？-ChipDebug

FPGA常见问题

1

等级-LV2-ChipDebug

3年前发布45次阅读

FPGA设计之SOC系列Qsys初探

该帖子内容已隐藏，请登录后查看

登录后继续查看

1

等级-LV3-ChipDebug

2年前更新17次阅读

基于CYCLONE5的 FPGA verilog EMMC源码

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

1

等级-LV3-ChipDebug

2年前更新8次阅读

PCIe扫盲——热插拔简要介绍

PCIe 某些特殊的应用场合可能要求PCIe设备能够以高可靠性持续不间断运行，为此，PCIe总线采用热插拔（Hot Plug）和热切换（Hot Swap）...

PCIe扫盲——热插拔简要介绍-ChipDebug

PCIe扫盲——热插拔简要介绍-ChipDebug

PCIe扫盲——热插拔简要介绍-ChipDebug

PCIe扫盲——热插拔简要介绍-ChipDebug

FPGA CPLD资料源码分享

1

等级-LV1-ChipDebug

9个月前更新198次阅读

两本FPGA自制CPU的书《CPU设计实战》《 CPU自制入门》分享

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

1

等级-LV2-ChipDebug

6个月前更新509次阅读

安路开发板核心板PotatoPie V2.0来了，专为创客和学生设计！

专为在校学生和创客设计，为普及国产FPGA献一份力！
做工小巧，可随身携带，紫色大气上档次，USB typeC 接口，开发板自带下载器...

安路开发板核心板PotatoPie V2.0来了，专为创客和学生设计！-ChipDebug

1

等级-LV1-ChipDebug

8个月前更新40次阅读

AIE(1)—创建一个简单的AIE工程

对于Versal，我们从系统角度看，可将其分为3个Domain：AIE、PS和PL，如下图所示。如果要运行一个AIE的应用，绝大多数情况下，这3...

AIE(1)—创建一个简单的AIE工程-ChipDebug

AIE(1)—创建一个简单的AIE工程-ChipDebug

AIE(1)—创建一个简单的AIE工程-ChipDebug

+10

AIE(1)—创建一个简单的AIE工程-ChipDebug

1

等级-LV2-ChipDebug

8个月前发布278次阅读

安路TangDynasty(TD)仿真模型使用ModelSim 仿真的流程

添加仿真库
以 AL3_10 器件为例， TD 软件自带有仿真模型，并可在 modelsim 进行编译，步骤如下：1. 在 modelsim 的安装目录下，...

安路TangDynasty(TD)仿真模型使用ModelSim 仿真的流程-ChipDebug

安路TangDynasty(TD)仿真模型使用ModelSim 仿真的流程-ChipDebug

安路TangDynasty(TD)仿真模型使用ModelSim 仿真的流程-ChipDebug

+13

安路TangDynasty(TD)仿真模型使用ModelSim 仿真的流程-ChipDebug

1

等级-LV2-ChipDebug

2年前更新66次阅读

全网最全xilinx ise vivado license 分享，可以用到2037年！！！

# 2037年之前的任何ISE_Vivado版本（包括HLS、AccelDSP、System Generator、软硬CPU、SOC、嵌入式Linux、重配置等等功能）都是永久使用。使用本license文件时要改名，文件名不能有汉字和空格。新建txt文件，复制以上内容到txt文件，然后改名为 vivadoLicence....

1

等级-LV2-ChipDebug

1个月前更新404次阅读

Synopsys Cadence 最新EDA软件分享，含VCS DC DVE Verdi Spyglass Hspice ICC2 PT Libcompiler Synplify Coretools Fm indago XCELIUMMAIN INNOVUS 等

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

1

等级-LV1-ChipDebug

1年前更新22次阅读

FPGA实现多通道数据整形器（MCDF）verilog设计（一）——通道从端模块 (slave_fifo)

文章目录一、MCDF设计要求二、通道从端模块 (slave_fifo) 1、原理分析 2、设计思路 3、结果分析
一、MCDF设计要求
多通道数据...

FPGA实现多通道数据整形器（MCDF）verilog设计（一）——通道从端模块 (slave_fifo)-ChipDebug

FPGA实现多通道数据整形器（MCDF）verilog设计（一）——通道从端模块 (slave_fifo)-ChipDebug

FPGA实现多通道数据整形器（MCDF）verilog设计（一）——通道从端模块 (slave_fifo)-ChipDebug

+1

FPGA实现多通道数据整形器（MCDF）verilog设计（一）——通道从端模块 (slave_fifo)-ChipDebug

FPGA CPLD资料源码分享

1

等级-LV1-ChipDebug

2年前更新23次阅读

digital image processing的MATLAB实现第2版（美） PDF + 完整源码资源

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

1

等级-LV1-ChipDebug

2年前发布62次阅读

最全最详细的INTEL ALTERA FPGA入门视频教程 1.8G

1.[Altera.FPGA入门及提高教程]Altera产品和资源入门指南.zip10.[Altera.FPGA入门及提高教程]Quartus.II.软件中的原理图设计.zip11.[Altera.FPGA入门及提高教程]Quartus.II.软件中的仿真.zip12.[Altera.FPGA入门及提高教程]SignalTap.II.逻辑分析仪的使用.zip...

1

等级-LV2-ChipDebug

6年前发布102次阅读

notepad 编辑diamond（LATTICE FPGA 软件）怎么都是乱码？

该帖子内容已隐藏，请登录后查看

登录后继续查看

1

等级-LV1-ChipDebug

2年前更新14次阅读

Xilinx Virtex7 FPGA Microblaze下DDR3测试

这篇文章我们讲一下Virtex7上DDR3的测试例程，Vivado也提供了一个DDR的example，但却是纯Verilog代码，比较复杂，这里我们把...

Xilinx Virtex7 FPGA Microblaze下DDR3测试-ChipDebug

Xilinx Virtex7 FPGA Microblaze下DDR3测试-ChipDebug

Xilinx Virtex7 FPGA Microblaze下DDR3测试-ChipDebug

+22

Xilinx Virtex7 FPGA Microblaze下DDR3测试-ChipDebug

1

等级-LV2-ChipDebug

6年前发布45次阅读

MIG 7系列AXI DDR3 / DDR2 – 在MIG内启用“窄突发”选项不会影响RTL，参数保持设置为“0”

描述发现版本： MIG 7系列v2.2 版本已解决：请参阅（Xilinx答复54025）当我在MIG GUI中选择窄突发时，example_top.v中的窄突发参数不反映这一点。我该如何启用？解参数如下：参数C_S_AXI_SUPPORTS_NARROW_BURST = 1，是示例设计中未更新的参数，但在用...

1

等级-LV1-ChipDebug

1年前更新209次阅读

感知起源招聘FPGA工程师（坐标北京）

该帖子内容已隐藏，请评论后查看

登录后继续评论

FPGA招聘信息

1

等级-LV3-ChipDebug

2年前更新4次阅读

PCIe扫盲——PCI Express物理层接口（PIPE）

PCIe PCIe物理层接口（Physical Interface for PCI Express，PIPE）定义了物理层中的，媒介层（Media Access Layer，MAC）和物理编码...

PCIe扫盲——PCI Express物理层接口（PIPE）-ChipDebug

PCIe扫盲——PCI Express物理层接口（PIPE）-ChipDebug

PCIe扫盲——PCI Express物理层接口（PIPE）-ChipDebug

FPGA CPLD资料源码分享

1

等级-LV1-ChipDebug

2年前更新23次阅读

Vivado调试小结：ILA debug中的数据也许并不可信

FPGA的调试是个很蛋疼的事，即便Vivado已经比ISE好用了很多，但调试起来依旧蛋疼。即便是同一个程序，FPGA每次重新综合、实现后结果都多多少少会有所不同。而且加入到ila中的数据会占用RAM资源，影响布局布线的结果。
尤其是在时序紧张的情况下，ila...

1

等级-LV3-ChipDebug

3年前发布349次阅读

卷积神经网络中为什么会有矩阵乘法？

先看一个二维滤波器，如下图所示。滤波器是一个3x3的矩阵，输入数据是一个5x5的矩阵。输入矩阵中的红色方框（下文称之为滑窗）是...

卷积神经网络中为什么会有矩阵乘法？-ChipDebug

卷积神经网络中为什么会有矩阵乘法？-ChipDebug

FPGA常见问题

1

等级-LV2-ChipDebug

2年前更新50次阅读

发个quartus prime pro 的license

该帖子内容已隐藏，请登录后查看

登录后继续查看

1

上一页 1 234 5…1049 下一页