SOC FPGA论坛首页-ChipDebug-第5页

SOC FPGA论坛首页-ChipDebug-第5页

等级-LV2-ChipDebug

4年前更新349次阅读

安路Anlogic FPGA从入门到放弃

8个用户LED被74HC595芯片驱动且高电平点亮LED，如下图所示。74HC595芯片由8位移位寄存器和8位锁存器组成，通过控制CLK、LATCH、D...

安路Anlogic FPGA从入门到放弃-ChipDebug

安路Anlogic FPGA从入门到放弃-ChipDebug

安路Anlogic FPGA从入门到放弃-ChipDebug

+13

安路Anlogic FPGA从入门到放弃-ChipDebug

1

等级-LV2-ChipDebug

4年前发布61次阅读

【论文推荐】基于FPGA的人体行为识别系统的设计

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

1

等级-LV2-ChipDebug

4年前发布30次阅读

intel Altera Quartus_18.0_破解器_Linux

license_QII_MS_28D2441B721D_20191119 - 副本.datlicense_QII_MS_28D2441B721D_20191119.datlicense可改HOSTID和时间 (复件).da...

intel Altera Quartus_18.0_破解器_Linux-ChipDebug

1

等级-LV2-ChipDebug

4年前更新552次阅读

全网最全xilinx ise vivado license 分享，可以用到2037年！！！

# 2037年之前的任何ISE_Vivado版本（包括HLS、AccelDSP、System Generator、软硬CPU、SOC、嵌入式Linux、重配置等等功能）都是永久使用。使用本license文件时要改名，文件名不能有汉字和空格。新建txt文件，复制以上内容到txt文件，然后改名为 vivadoLicence....

1

等级-LV2-ChipDebug

4年前更新243次阅读

高云CPLD-FPGA资料分享

│ DK-START-GW2A55_SCH_V1.3.pdf│ tree.txt│ UG295-1.2_Gowin闪存资源(User_Flash)用户指南.pdf│ ├─云源软件├─可靠性相关│ PK100-1.02_器件包装规范.pdf│ QF100-1.03_可靠性报告.pdf│ ├─小蜜蜂家族应用手册│ IPUG529-1.0_SPMI用户指南.pdf│ TN...

1

等级-LV1-ChipDebug

4年前发布108次阅读

最全最详细的INTEL ALTERA FPGA入门视频教程 1.8G

1.[Altera.FPGA入门及提高教程]Altera产品和资源入门指南.zip10.[Altera.FPGA入门及提高教程]Quartus.II.软件中的原理图设计.zip11.[Altera.FPGA入门及提高教程]Quartus.II.软件中的仿真.zip12.[Altera.FPGA入门及提高教程]SignalTap.II.逻辑分析仪的使用.zip...

1

等级-LV1-ChipDebug

4年前更新43次阅读

intel FPGA 硬件兼容设计

intel器件在同一个系列有些封装在不同资源下是可以兼容硬件设计的。下面来说一下硬件兼容设计。打开Chip Planner,在菜单View下面...

intel FPGA 硬件兼容设计-ChipDebug

intel FPGA 硬件兼容设计-ChipDebug

intel FPGA 硬件兼容设计-ChipDebug

+2

intel FPGA 硬件兼容设计-ChipDebug

1

等级-LV1-ChipDebug

4年前发布678次阅读

易灵思FPGA各种下载模式的固件烧写方法

Jtag模式此模式的操作和Xilinx和Altera是一样的，只需要直接下载bit流文件即可，附图如下，不再说明烧写到Flash（AS）模式烧写Fl...

易灵思FPGA各种下载模式的固件烧写方法-ChipDebug

易灵思FPGA各种下载模式的固件烧写方法-ChipDebug

易灵思FPGA各种下载模式的固件烧写方法-ChipDebug

+10

易灵思FPGA各种下载模式的固件烧写方法-ChipDebug

易灵思(Elitestek)

1

等级-LV1-ChipDebug

4年前发布274次阅读

从工程师角度尽可能详细的聊聊国产FPGA

偷点闲，扯点国产FPGA的事儿，仅个人见解，一家之言。从入行起，所知的FPGA就只有Xilinx、Altera和Lattice三大家，偶尔能听到actel的名字，便不知有其他，无论国产了。后来慢慢的随着知识的增长，了解到还有Microsemi（有基于RISC-V指令集的SoC）、QuickLogic...

FPGA新闻资讯

1

等级-LV1-ChipDebug

4年前更新211次阅读

Xilinx FPGA PCIE之DMA

PCIe 在PCIE中有两种数据传输方式：DMA(Direct Memory Access)，直接内存访问，在该模式下，数据传送不是由CPU负责处理，而是由一个特殊的处理器DMA控制器来完成，因此占用极少的CPU资源。PIO(Programmed Input-Output)，可编程输入输出，在该模式下，数据传送由CP...

FPGA常见问题

1

等级-LV4-ChipDebug

4年前更新56次阅读

中国芯片大省排名，看到第二名时我惊呆了！

甘肃、宁夏、陕西⋯⋯
论及西部地区的产业经济发展，您或许不会首先想到高科技，尤其是芯片这样的产业，但事实正越来越超出大多...

中国芯片大省排名，看到第二名时我惊呆了！-ChipDebug

中国芯片大省排名，看到第二名时我惊呆了！-ChipDebug

中国芯片大省排名，看到第二名时我惊呆了！-ChipDebug

+5

中国芯片大省排名，看到第二名时我惊呆了！-ChipDebug

FPGA新闻资讯

1

等级-LV4-ChipDebug

4年前更新91次阅读

PCIe扫盲——热插拔简要介绍

PCIe 某些特殊的应用场合可能要求PCIe设备能够以高可靠性持续不间断运行，为此，PCIe总线采用热插拔（Hot Plug）和热切换（Hot Swap）...

PCIe扫盲——热插拔简要介绍-ChipDebug

PCIe扫盲——热插拔简要介绍-ChipDebug

PCIe扫盲——热插拔简要介绍-ChipDebug

PCIe扫盲——热插拔简要介绍-ChipDebug

FPGA CPLD资料源码分享

1

等级-LV4-ChipDebug

4年前更新51次阅读

PCIe扫盲——PCI Express物理层接口（PIPE）

PCIe PCIe物理层接口（Physical Interface for PCI Express，PIPE）定义了物理层中的，媒介层（Media Access Layer，MAC）和物理编码...

PCIe扫盲——PCI Express物理层接口（PIPE）-ChipDebug

PCIe扫盲——PCI Express物理层接口（PIPE）-ChipDebug

PCIe扫盲——PCI Express物理层接口（PIPE）-ChipDebug

FPGA CPLD资料源码分享

1

等级-LV4-ChipDebug

4年前更新77次阅读

PCIe扫盲——Power Management概述（二）——链路唤醒与PME产生

PCIe 链路唤醒机制可以让处于非D0状态的Endpoint，通过唤醒来请求Root（软件层）让其返回D0状态。PCIe PM的软件层和PCI PM是兼容的，...

PCIe扫盲——Power Management概述（二）——链路唤醒与PME产生-ChipDebug

PCIe扫盲——Power Management概述（二）——链路唤醒与PME产生-ChipDebug

FPGA CPLD资料源码分享

1

等级-LV4-ChipDebug

4年前更新185次阅读

PCIe扫盲——PCIe卡Spec（CEM）导读

PCIe 前面的文章介绍过，PCIe总线除了有Base Spec，还有关于PCIe卡的Spec（又称为CEM Spec，全称为PCI Express Card Electromechanica...

PCIe扫盲——PCIe卡Spec（CEM）导读-ChipDebug

PCIe扫盲——PCIe卡Spec（CEM）导读-ChipDebug

PCIe扫盲——PCIe卡Spec（CEM）导读-ChipDebug

+5

PCIe扫盲——PCIe卡Spec（CEM）导读-ChipDebug

FPGA CPLD资料源码分享

1

等级-LV4-ChipDebug

4年前更新362次阅读

推荐两个实用的PCIe工具软件

PCIe 本文向大家推荐两个实用的PCIe相关的工具软件，Mindshare的Arbor和Teledyne LeCroy的TeleScan PE。
1. Mindshare Arbor
Mindshar...

推荐两个实用的PCIe工具软件-ChipDebug

推荐两个实用的PCIe工具软件-ChipDebug

FPGA CPLD资料源码分享

1

等级-LV2-ChipDebug

4年前更新201次阅读

FPGA时序分析—vivado篇

最近看了看了一篇《vivado使用误区与进阶》的文章，觉得写得挺不错了，看完后自己对时序分析又有了更深一层的理解，故记录下来。...

FPGA时序分析—vivado篇-ChipDebug

FPGA时序分析—vivado篇-ChipDebug

FPGA时序分析—vivado篇-ChipDebug

+19

FPGA时序分析—vivado篇-ChipDebug

1

等级-LV1-ChipDebug

4年前更新67次阅读

芯片寒冬将至？存储先被冰封

周期总要循环，风暴终将过去。存储芯片骤然陡寒，且持续低迷恶化。就在最近几周，全球三大存储芯片巨头轮番预警，短期内，业绩压...

芯片寒冬将至？存储先被冰封-ChipDebug

芯片寒冬将至？存储先被冰封-ChipDebug

芯片寒冬将至？存储先被冰封-ChipDebug

+6

芯片寒冬将至？存储先被冰封-ChipDebug

FPGA新闻资讯

1

fpgaFans, fpgaFans

等级-LV1-ChipDebug

4年前更新187次阅读

基于 Xilinx ZYNQ-7000 FPGA多帧融合的智能相机处理系统

第一部分设计概述1.1 设计目的本设计针对低照度高动态情况下，单帧图像曝光不足导致的图像噪声大、色彩失准等问题，在传统的 HD...

基于 Xilinx ZYNQ-7000 FPGA多帧融合的智能相机处理系统-ChipDebug

基于 Xilinx ZYNQ-7000 FPGA多帧融合的智能相机处理系统-ChipDebug

基于 Xilinx ZYNQ-7000 FPGA多帧融合的智能相机处理系统-ChipDebug

+11

基于 Xilinx ZYNQ-7000 FPGA多帧融合的智能相机处理系统-ChipDebug

1

等级-LV2-ChipDebug

4年前更新80次阅读

HLS通过ALLOCATION减少资源

Vitis HLS会自动探测算法中的并行性，尽可能将函数或逻辑并行执行以降低整体的Latency。例如，我们以如下函数为例。待综合的顶层...

HLS通过ALLOCATION减少资源-ChipDebug

HLS通过ALLOCATION减少资源-ChipDebug

HLS通过ALLOCATION减少资源-ChipDebug

+2

HLS通过ALLOCATION减少资源-ChipDebug

1

等级-LV2-ChipDebug

4年前更新188次阅读

基于EF2S45VG81C的MIPI方案(一）

最近在用安路的器件调一个案子，输入分辨率1280*1728@60(4lane)，输出分辨率1600*2160@(8lane)。需要用cpld来做一个升阶。cpld部...

基于EF2S45VG81C的MIPI方案(一）-ChipDebug

1

等级-LV2-ChipDebug

4年前更新176次阅读

基于高云mipi显示方案介绍（一）

高云cpld在mipi显示屏上应用很广泛，可实现分辨率的转换如720p 2 1080p,mipi模式的转换如 command 2 video;后面将基于gw1n-4-cs4...

基于高云mipi显示方案介绍（一）-ChipDebug

基于高云mipi显示方案介绍（一）-ChipDebug

1

等级-LV2-ChipDebug

4年前发布431次阅读

基于高云mipi显示方案介绍（二）

方案：gw1ns-4-cs49实现720p升1080p器件介绍：方案框架图：上述功能可以拆分为3大块即：mipi接收、图像处理、mipi发送，其中mi...

基于高云mipi显示方案介绍（二）-ChipDebug

基于高云mipi显示方案介绍（二）-ChipDebug

基于高云mipi显示方案介绍（二）-ChipDebug

+4

基于高云mipi显示方案介绍（二）-ChipDebug

1

等级-LV1-ChipDebug

4年前更新251次阅读

VCS+Verdi和Xrun+Indago简单仿真环境搭建

导言本期主要给大家出一个简单makefile+tcl的仿真环境，支持vcs+verdi以及xrun+indago，因为最近虚拟机中的vcs不稳定，所有把以...

VCS+Verdi和Xrun+Indago简单仿真环境搭建-ChipDebug

VCS+Verdi和Xrun+Indago简单仿真环境搭建-ChipDebug

FPGA常见问题

1

等级-LV1-ChipDebug

4年前更新542次阅读

基于 FPGA 的模拟 I²C协议设计（附verilog代码）

导读
I²C（Inter-Integrated Circuit），其实是 I²C Bus简称，中文就是集成电路总线，它是一种串行通信总线，使用多主从架构，...

基于 FPGA 的模拟 I²C协议设计（附verilog代码）-ChipDebug

基于 FPGA 的模拟 I²C协议设计（附verilog代码）-ChipDebug

基于 FPGA 的模拟 I²C协议设计（附verilog代码）-ChipDebug

+18

基于 FPGA 的模拟 I²C协议设计（附verilog代码）-ChipDebug

FPGA常见问题

1

等级-LV2-ChipDebug

3年前更新70次阅读

跨时钟域的几种基本处理方法

导言在很久之前便陆续谈过亚稳态，FIFO，复位的设计。本次亦安做一个简单的总结，从宏观上给大家展示跨时钟域的解决方案。什么是...

跨时钟域的几种基本处理方法-ChipDebug

跨时钟域的几种基本处理方法-ChipDebug

FPGA常见问题

1

等级-LV2-ChipDebug

3年前更新233次阅读

FPGA/IC优质开源项目（二）

该帖子部分内容已隐藏

FPGA开源项目

1

等级-LV2-ChipDebug

4年前更新382次阅读

FPGA/IC开源网站推荐

之前零零散散的推荐过相关的网站和开源项目，现在汇总一下几个特别优秀的开源项目或者网站。具体的网站概述和基本操作见视频，视频有点长。OpenCores开源IP聚集地，里面有大量I2C，SPI，CAN，微处理器等IP，视频中的I2C代码经常会被开源处理器调用，有Veril...

FPGA开源项目

1

等级-LV2-ChipDebug

3年前更新252次阅读

以太网IP核代码（verilog）

该帖子部分内容已隐藏

FPGA开源项目

1

等级-LV2-ChipDebug

4年前更新78次阅读

PCIe架构概述（二）

不用通用时钟如前所述，PCIe Link不需要通用时钟(Common Clock)，因为它使用源同步模型，这意味着发送器将时钟提供给接收器以...

PCIe架构概述（二）-ChipDebug

PCIe架构概述（二）-ChipDebug

PCIe架构概述（二）-ChipDebug

+3

PCIe架构概述（二）-ChipDebug

FPGA常见问题

1

上一页 1…3 456 7…1068 下一页跳转